

دارات الكترونية

مدرس المقرر
د. السموع صالحي

Course Contents

مفردات المقرر

دارات الكترونية

+ *Field Effect Transistor (FET)*

++ Junction FET (JFET).

- JFET Construction.

- Drain characteristic.

- JFET Operation Principle:

- Transfer characteristic.

++ Metal-Oxide-Semiconductor FET (MOSFET).

- MOSFET Construction.

- Drain characteristic.

- MOSFET Operation Principle (Types).

- Transfer characteristic.

++ DC & AC Analysis (Parametres).

++ Biased circuits.

Feedback Circuits + Crystal Oscillators

++ Feedback Concepts.

++ Feedback Connection Types.

++ Crystal Oscillators.

Course Contents

- ☀ *Digital Elements* ++ *Logic gates*
- ☀ *Multistage Amplifiers*
 - ++ *Ac-coupled amplifiers.*
 - ++ *Direct-coupled or dc-coupled amplifiers.*
 - ++ *Differential amplifier.*
- ☀ *Operational Amplifier*
 - ++ *Introduction.*
 - ++ *Applications.*

مفردات المقرر

- المكبر العاكس
- المتتبع الجهد
- مقارن الجهد
- مرشح تمرير ترددات منخفضة
- مبدل رقمي تشابهي
- المكبر غير العاكس
- المكبر الجامع
- المكبر التكاملي
- مرشح تمرير ترددات عالية
- مبدل تشابهي رقمي
- المكبر التفاضلي
- مرشح تمرير حزمة

دارات الكترونية

ترانزستورات تأثير الحقل - Field-Effect Transistors

مدرس المقرر
د. السموع صالح

(Field-Effect Transistors) FET

بنية وخصائص الترانزستور ذو الأثر الحقلية

-- الترانزستور الحقلية FET يشبه إلى حد ما الترانزستور ثنائي القطبية BJT ولكن هناك بعض الاختلاف في البنية وآلية العمل. فكرة الـ FET تعتمد على تغير مقاومة المادة نصف الناقل R_{sh} بتغير أبعاد المادة حسب العلاقة:

$$R_{sh} = \frac{l}{q\mu ndw}$$


-- البنية الفيزيائية:

حيث: q : شحنة الإلكترون أو الثقب.

μ : حركية حوامل الشحن الأساسية في نصف الناقل.

n : تركيز الشوائب في نصف الناقل.

w, l, d : تمثل على التوالي سماكة وطول وعرض القطعة نصف الناقل.



يتكون من قطعة نصف ناقل نوع n or p على شكل متوازي مستطيلات ذات إشابة محددة.

يسمى الطرف الأول بالمنبع S الذي يعطي الحوامل الأكثرية.

يسمى الطرف الثاني بالمصرف D الذي يستقبل الحوامل الأكثرية.

الطرف الثالث يمثل طرف التحكم بعرض القناة ويدعى بالبوابة

تتشكل من مادة مختلفة عن كل من D & S.

يدعى بالترانزستور وحيد القطبية لأنه يعتمد على الحوامل الأكثرية للقناة إما إلكترون أو ثقب.

JFET Construction

بنية ومبدأ عمل الترانزستور الحثلي

مبدأ العمل:

-- بتطبيق جهد V_{DD} بين المنبع والمصرف سيمر تيار في المادة نصف الناقلة $I_D = V_{DD}/R_{sh}$.



-- للتحكم بمرور التيار يتم عن طريق تغير نسبة الإشابة في المادة أو عن طريق تغير مقاومة القطعة نصف الناقلة وذلك بتغير أبعادها.

-- يتم تغير الأبعاد لنفس القطعة بإضافة قطب جديد من مادة مختلفة تحقن على طرفي القطعة الأساسية يسمى بالبوابة G قطب

التحكم ، يصبح لدينا متصل PN على طرفي القطعة، بالنتيجة جعل القطبية عكسية سيتم زيادة عرض المنطقة المجردة، إذا

نقصان عرض القطعة نصف الناقلة مما يؤدي إلى زيادة المقاومة ونقصان التيار أي:

$$d \uparrow \Rightarrow R_{sh} \downarrow \Rightarrow I_D \uparrow \quad \text{Or} \quad d \downarrow \Rightarrow R_{sh} \uparrow \Rightarrow I_D \downarrow$$



-- يمكن مقارنته بصنبور المياه التالي:

هناك ثلاث نهايات:

١- المنبع احد طرفي القطعة (القناة) يطبق عليه جهد بقطبية تطلق منه الحوامل الأكثرية.

٢- المصرف الطرف الآخر للقناة يطبق عليه جهد بحيث يستقبل الحوامل الأكثرية.

٣- البوابة طرف التحكم، يطبق عليها جهد للتحكم بالتيار (الحوامل).

الترانزستور في حالة التوازن

JFET Types

أنواع الترانزستور الحثلي

-- يحدد نوع الترانزستور حسب نوع القناة المستخدمة إما n-channel أو p-channel ،
أو حسب طريقة عزل البوابة عن القناة أو حسب طريقة تشكيل القناة

-- بشكل عام للترانزستور الحثلي النوعين التاليين:


١- الترانزستورات الحثلية ذات المتصل JFET حيث يتم عزل البوابة المعدنية عن القناة بواسطة منطقة النزوح المشكلة نتيجة الاستقطاب العكسي للمتصل وبالتالي يعمل الترانزستور وفق النمط الأفقاري أو حسب مبدأ النزوح وله نوعان حسب القناة n-Channel (مستخدم بشكل واسع) أو p-Channel.

٢- الترانزستورات الحثلية ذات البوابة المعزولة IG-FET حيث يتم العزل بواسطة ثاني أكسيد السليكون ويدعى في هذه الحالة بالترانزستور نوع MOS FET= Metal Oxide Semiconductor FET ذلك لأن البوابة موصولة مباشرة إلى سطح معدني متوضع فوق طبقة من أكسيد السيلكون SiO_2 ، أي البوابة غير موصولة مباشرة إلى المادة نصف الناقلة بل معزولة عنها بطبقة رقيقة من الأكسيد ويقسم إلى قسمين:


١-٢- الترانزستور MOS FET-D ذو القناة مسبقة الصنع أو المدفونة: يتم تشكيل قناة رقيقة بإشابة خفيفة تحت البوابة بين المنبع والمصرف ويعمل وفق مبدأ النزوح (Depletion) نمط إفقاري.

٢-٢- الترانزستور MOS FET-E ذو القناة المحرّضة: يتم تحريض القناة بين المنبع والمصرف وذلك بتطبيق الجهود المناسبة على البوابة ويعمل وفق مبدأ الإغناء أو الأزداد Enhancement نمط إغنائي.

n-channel



JFET Symbol



مبدأ عمل الترانزستور الحثلي ذو القناة n

-- يطبق الجهد V_{DD} بحيث يكون D موجب بالنسبة S.

-- يمر تيار موجب I_D بين D و S ناتج عن الحوامل الأكثرية (e).

-- يطبق الجهد المستمر V_{GG} بقطبية سالبة على البوابة => المتصل PN ينحاز

عكسيا => وجود منطقة مجردة عند طرفي البوابة بعرض δ => عرض القناة

$$I_D \downarrow \Rightarrow R_{sh} \uparrow \Rightarrow d \downarrow \Rightarrow 2\delta \quad \text{سينقص بمقدار}$$

ملاحظة:


-- وجود المنطقة المجردة في القناة ناتج عن أن القناة ذات إشابة أقل.

-- من البوابة اختلاف عرض المنطقة المجردة ناتج عن تدرج هبوط الجهد في القطعة الأساسية؟؟.


-- تيار البوابة $I_G \approx 0$ لان المتصل GD,GS منحاز عكسيا ومن هنا تأتي مقاومة الدخل العالية.

D and S are connected to the n-channel
G is connected to the p-type material

p-channel



JFET Symbol



D and S are connected to the p-channel
G is connected to the n-type material

مبدأ عمل الترانزستور الحقل ذي القناة p

-- يطبق الجهد V_{DD} بحيث يكون D سالب بالنسبة لـ S.

-- يمر تيار موجب I_D بين D و S ناتج عن الحوامل الأكثرية (h).

-- يطبق الجهد المستمر V_{GG} بقطبية موجبة على البوابة => المتصل PN ينحاز

عكسيا => وجود منطقة مجردة عند طرفي البوابة بعرض δ => عرض القناة

$$I_D \downarrow \Rightarrow R_{sh} \uparrow \Rightarrow d \downarrow \Rightarrow 2\delta$$

ملاحظة:

-- وجود المنطقة المجردة في القناة ناتج عن أن القناة ذات إشابة أقل.

-- من البوابة اختلاف عرض المنطقة المجردة ناتج عن تدرج هبوط الجهد في القطعة الأساسية ؟؟.

-- تيار البوابة $I_G \approx 0$ لان المتصل GD, GS منحاز عكسيا ومن هنا تأتي مقاومة الدخل العالية.

JFET Operating Characteristics

خصائص العمل

** هناك حالتين أساسيتين للترانزستور:

١- $V_{GS} = 0$ (جهد التحكم بالترانزستور) تكون دائرة الدخل مقصورة وبالتالي القناة تصبح كمقاومة خطية إذا زيادة الجهد V_{DS} من اجل قيم صغيرة بالاتجاه الموجب سيزداد التيار تدريجيا حتى تصبح قيمته ملحوظة مما يؤدي لتوزيع الجهد على طول القناة، قطبته الموجبة على المصرف والسالبة على المنبع والبوابة المقصورة وبالتالي المتصل PN محيز عكسيا وكون هبوط الجهد تدريجي على القناة ويكون أعظما عند المصرف وأصغريا عند المنبع، تتشكل المنطقة المجردة بعرض اكبر عند المصرف واصغر عند المنبع.

١-١- زيادة V_{DS} ، المنطقة المجردة بين البوابة p والقناة n ستزداد لأن الكترولونات القناة n تتحد مع ثقوب البوابة p تستمر الزيادة ويستمر التيار بالزيادة أيضا.

١-٢- زيادة الجهد V_{DS} إلى قيمة أكبر، عرض المنطقة المجردة يزداد وبالتالي يقلل حجم القناة مما يؤدي عند جهد معين يدعى بجهد الانقباض أو الاختناق

إلى $V_{DS} = V_{DS0} = V_p$ مرور التيار حتى ينعدم. ولكن في الحقيقة

وعند انخفاض التيار يؤدي إلى انخفاض الجهد العكسي ثانية، إذا عرض المنطقة المجردة


يقل ويزداد عرض القناة من جديد مما يؤدي لإعادة مرور

التيار، حتى نحصل في النهاية على حالة توازنية تكون قيمة التيار

عندها ثابتة وكثافة حوامل الشحن عالية، ويثبت عندها التيار



ويساوي لتيار الإشباع $I_D = I_{Dmax} = I_{DSS}$ في هذه الحالة $V_{DS} > |V_p|$

١-٣- زيادة V_{DS} إلى قيم اكبر يصل الترانزستور إلى منطقة الانهيار



JFET Operating Characteristics

خصائص العمل



** هناك حالتين أساسيتين للترانزستور:

٢- $V_{GS} < 0$ في هذه الحالة يكون متصل GS محيز عكسيا أساسا عند قيم اصغر لـ V_{DS} = القناة تضيق نتيجة زيادة المنطقة المجردة بسرعة اكبر و عند قيم اقل لجهد مصرف- منبع $V_{DS} = V_{DS1}$ ونصل لتيار الإشباع I_{DSS} وهكذا يتم التحكم بمرور التيار بتغير جهد العتبة السالب إلى قيم سالبة أكبر.

١-٢- $V_{GS} \approx V_p \ll 0$ في هذه الحالة GS محيز عكسيا = القناة تضيق جدا حتى تغلق $d \approx 0$ لان عرض المنطقة المجردة يأخذ كامل القناة وبالتالي مقاومتها تزداد إلى اللانهاية إذا سينعدم التيار وفق $d \approx 0 \Rightarrow R_{sh} \approx \infty$ عند ذلك يسمى جهد البوابة بجهد الانقباض أو الاختناق V_p , زيادة V_{GS} بعد هذه القيمة لا تولد أي زيادة في التيار. يكون جهد الانقباض ذو قيمة سالبة عندما تكون القناة نوع n وذو قيمة موجبة عندما تكن القناة نوع p.

ملاحظات:

١ - عندما يصبح V_{GS} أكثر سلبية، يصبح V_{DS0} أصغر أي يصل الترانزستور إلى الاختناق أسرع.

٢- $V_{GS} = V_p$ يؤدي إلى أن التيار I_D ينعدم.

٣- عندما $V_{DS} \geq V_{DSmax}$ يزداد I_D بسرعة كبيرة وينهار الترانزستور

المميزات المصرفية (مميزة الخرج) ومناطق عمل الترانزستور JFET n-Channel Output Characteristics & Operation Region

عبارة عن علاقة تيار المصرف مع جهد المصرف-منبع أي $I_D = F(V_{DS})/V_{GS} = ct$

التحليل السابق لعمل الترانزستور يقودنا إلى الميزة المصرفية
التالية كذلك المعادلة التجريبية التالية:


$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2$$

مناطق عمل الترانزستور:

١- المنطقة الأومية: حيث يسلك الترانزستور سلوك مقاومة أومية تتغير بتغير V_{DS} عند ثبات V_{GS} وتقسّم لقسمين منطقة خطية وأخرى غير خطية يتم فيها العمل الفعال للترانزستور، هنل يستخدم ال JEF كمقاومة متغيرة (ديناميكية r_d) متحكم بها عن طريق ال V_{GS} .

٢- منطقة الإشباع: يصبح تيار الترانزستور ثابت تقريبا $I_D = \text{const}$ ، نلاحظ أن قيمة الجهد V_{DS} التي يدخل بها الترانزستور منطقة الإشباع تتغير تبعا لقيمة V_{GS} كلما زاد في السلبية انخفض جهد الإشباع (لاحظ منحى تغير موقع V_{DSsat}).


٣- منطقة القطع: الترانزستور قاطع لا يمر تيار $I_D = 0$ يكون عندما $|V_{GS}| = |V_P|$ وقد يوجد تيار إشباع عكسي صغير جدا ويهمل.



٤- منطقة الانهيار: زيادة الجهد V_{DS} لقيم موجبة أكبر من V_{DSmax} يؤدي لزيادة I_D بشكل كبير حتى ينهار الترانزستور عند V_{GS} ثابت.

المميزات المصرفية (مميزة الخرج)، نوع القناة P

-- عبارة عن علاقة تيار المصرف مع جهد المصرف-منبع مع كون القناة نوع p أي $I_D = F(V_{DS})/V_{GS} = ct$ ، الميزة هي نفسها للقناة نوع n ولكن يختلف التقطيب لكل من جهد البوابة V_{GS} بحيث يصبح موجبا والجهد V_{DS} تعكس قطبيته وتعكس اتجاهات التيارات I_D & I_S . تبقى مناطق العمل بدون تغيير.




As V_{GS} increases more positively

- The depletion zone increases
- I_D decreases ($I_D < I_{DSS}$),

$$V_{GS} = V_p \rightarrow I_D = 0A$$

JFET p-Channel Output Characteristics



JFET Circuits & Operation Region


تشكيلات و أنماط العمل للترانزستور الحقلية

تشكيلات الترانزستور: ١ - دائرة المنبع المشترك (CS) Common Source


٢ - دائرة المصرف المشترك (CD) Common Drain

٣ - دائرة البوابة المشتركة (CG) Common Gate


أنماط عمل الترانزستور:



١- نمط القطع: في هذا النمط يكون لدينا $|V_{GS}| \geq |V_p|$ ، أما $V_{DS} < V_{DS,sat}$ وبالتالي تيار المصرف معدوم $I_D = 0$.



٢- نمط الإشباع: في هذا النمط يكون لدينا $|V_{GS}| < |V_p|$ or $V_{GS} = 0$ ، أما $V_{DS} > V_{DS,sat}$ وبالتالي تيار المصرف يساوي $I_D = I_{DSS}$.



٣- نمط المقاومة الأومية: في هذا النمط يكون لدينا $|V_{GS}| < |V_p|$ ، أما $V_{DS} < V_{DS,sat}$ وبالتالي تيار المصرف يزداد بشكل خطي مع زيادة الجهد V_{DS} .


١-٣- نمط العمل الفعال: في هذا النمط يكون لدينا جهد المصرف أصغر من جهد الإشباع $V_{DS} < V_{DS,sat}$ وبالتالي العلاقة بين تيار المصرف I_D والجهد V_{DS} تصبح غير خطية .

JFET n-Channel Transfer Characteristics & Relationship

في الترانزستور N-JFET مميزة التحويل هي علاقة الدخل V_{GS} مع الخرج I_D وهي تتبع العلاقة غير الخطية التالية: هذه العلاقة هي $I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^2$ علاقة غير خطية تؤدي إلى تزايد أسي نتيجة التربيع الموجود على الجهد V_{GS} ، حيث: V_{GS} يمثل عنصر التحكم و I_{DSS} و V_P ثابتان.

مميزات التحويل (العبور)، نوع القناة n ومعادلتها


When $V_{GS}=0\text{ V} \Rightarrow I_D=I_{DSS}\text{ mA}$, When $V_{GScut}=V_P\text{ V} \Rightarrow I_D=0\text{ mA}$



This graph shows the value of I_D for a given value of V_{GS} .

علاقة المقاومة الديناميكية للترانزستور عندما

$$r_d = r_o / \left(1 - \frac{V_{GS}}{V_P}\right)^2 \text{ يعمل في المنطقة الأومية}$$



من أجل التحليل المستمر للترانزستور (دائرة DC) و من أجل إيجاد رابطة بين معاملات الترانزستور نرسم المميزة التحويلية حسب العلاقة النظرية السابقة إلى جانب مميزة الخرج و بالتالي يمكن عمل تقاطعات بين المنحنيين.

JFET Parameters

JFE المعاملات الأساسية للترانزستور

من خلال مميزات الترانزستور الحقلي، مميزة الخرج ومميزة النقل يمكن تمييز ثلاث ثوابت أساسية:

١- الناقلية التبادلية (g_m): هي نسبة تغير تيار المصدر I_D إلى تغير جهد البوابة V_{GS} وذلك عند ثبات جهد المصدر V_{DS} أي للترانزستور الحقلي نوع JFE & MOSFET-D تعطى ب: (يمكن حسابها للترانزستور MOSFET-E)

$$g_m [mho = \Omega^{-1}] = \left. \frac{dI_D}{dV_{GS}} \right|_{V_{DS}=Const} = \frac{d}{dV_{GS}} [I_{DSS} (1 - \frac{V_{GS}}{V_P})^2] = g_{m0} (1 - \frac{V_{GS}}{V_P}) \quad \text{with } g_{m0} = \frac{-2I_{DSS}}{V_P}$$

٢- المقاومة الدينامكية للمصدر (r_d): هي نسبة تغير جهد المصدر V_{DS} إلى تغير تيار المصدر I_D وذلك عند ثبات جهد البوابة V_{GS} أي للترانزستور الحقلي تعطى ب:

$$r_d [M\Omega] = \left. \frac{dV_{DS}}{dI_D} \right|_{V_{GS}=Const} \Rightarrow g_d [mho] = \frac{1}{r_d}$$

٣- معامل التضخيم بالجهد (μ): هي نسبة تغير جهد المصدر V_{DS} إلى تغير جهد البوابة V_{GS} وذلك عند ثبات تيار المصدر I_D أي للترانزستور الحقلي تعطى ب:


$$\mu = \left. \frac{dV_{DS}}{dV_{GS}} \right|_{I_D=Const} \Rightarrow \mu = \frac{dV_{DS}}{dI_D} \cdot \frac{dI_D}{dV_{GS}} = r_d \cdot g_m$$

JFET DC Circuits and Line




طرق انحياز الترانزستور JFE وتحديد خط الحمل الساكن

1- الانحياز عن طريق البوابة (جهد بوابة ثابت): يتم ذلك بطريقتين ، الاولى: عن طريق منبع جهد ثابت V_{GG} عبر مقاومة موصولة إلى البوابة كما الدارة التالية.

لحساب نقطة العمل، نأخذ دارة الدخل ونوجد قيمة جهد الدخل V_{GS} ثم نحسب التيار I_D عن طريق المعادلة العامة ثم نحسب جهد المصرف V_{DS} .



الدارة المكافئة المستمرة



من دارة الدخل: $V_{GG} + V_{GS} = I_G R_G$ but $I_G = 0 \Rightarrow V_{GS} = -V_{GG}$
 من المعادلة العامة نحسب:
 $I_D = I_{DSS} (1 - V_{GS}/V_P)^2$
 ثم من دارة الخرج:

نقطة أولى When $V_{DS} = 0$ v $\Rightarrow I_{Dmax} = V_{DD}/R_D$ mA,

نقطة ثانية When $I_D = 0$ mA $\Rightarrow V_{DS} = V_{DD}$ v

مثال: عن الانحياز عن طريق البوابة (جهد بوابة ثابت)

Determine the following for the network of Fig. 6.6.

- V_{GSQ} .
- I_{DQ} .
- V_{DS} .
- V_D .
- V_G .
- V_S .





Figure 6.6 Example 6.1.

Solution

Mathematical Approach:

- $V_{GSQ} = -V_{GG} = -2 \text{ V}$
- $I_{DQ} = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^2 = 10 \text{ mA} \left(1 - \frac{-2 \text{ V}}{-8 \text{ V}}\right)^2$
 $= 10 \text{ mA} (1 - 0.25)^2 = 10 \text{ mA} (0.75)^2 = 10 \text{ mA} (0.5625)$
 $= 5.625 \text{ mA}$
- $V_{DS} = V_{DD} - I_D R_D = 16 \text{ V} - (5.625 \text{ mA})(2 \text{ k}\Omega)$
 $= 16 \text{ V} - 11.25 \text{ V} = 4.75 \text{ V}$
- $V_D = V_{DS} = 4.75 \text{ V}$
- $V_G = V_{GS} = -2 \text{ V}$
- $V_S = 0 \text{ V}$

JFET DC Circuits and Line


طرق انحياز الترانزستور JFE وتحديد خط الحمل الساكن

١- الانحياز عن طريق البوابة (جهد بوابة ثابت): يتم ذلك بطريقتين ، الثانية: عن طريق مقسم جهد ثنائي عبر مقاومتين موصولتين على التفرع مع البوابة. لحساب نقطة العمل، نأخذ دائرة الدخل ونوجد علاقة الجهد الدخل V_{GS} بتطبيق كيرشوف وحساب جهد النقطة G:

من دائرة الدخل: $V_G = V_{GS} + I_D R_S$ بأخذ مكافئ ثنائي نجد أن: $V_{Th} = V_{DD} R_2 / (R_1 + R_2)$, $R_{Th} = R_1 // R_2$

but $I_G = 0$, we can write: $V_{GS} = V_G - I_D R_S = V_{Th} - I_D R_S$, $I_D = 0 \Rightarrow V_{GS} = V_G$

من المعادلة العامة نحسب: $I_D = I_{DSS} (1 - V_{GS} / V_p)^2$ ونعوض في المعادلة السابقة لحساب V_{GS}




ثم من دائرة الخرج: $V_{DD} = V_{DS} + I_D (R_D + R_S) \Rightarrow$

$V_{DS} = V_{DD} - I_D (R_D + R_S)$

نرسم خط الحمل الساكن كما يلي:

نقطة أولى When $V_{DS} = 0$ v $\Rightarrow I_{Dmax} = V_{DD} / (R_D + R_S)$ mA,

نقطة ثانية When $I_D = 0$ mA $\Rightarrow V_{DS} = V_{DD}$ v



الدائرة المكافئة
المستمرة

Determine the following for the network of Fig. 6.24.

- I_{DQ} and V_{GSQ}
- V_D
- V_S
- V_{DS}
- V_{DG}




Figure 6.24 Example 6.5

JFET DC Circuits and Line

طرق انحياز الترانزستور JFE وتحديد خط الحمل الساكن

٢- الانحياز عن طريق المنبع: يتم ذلك بطريقتين،


الأولى: عن طريق التقطيب الذاتي للمنبع (Self Bias) عبر هبوط الجهد على المقاومة المنبع R_S حسب الدارة المبينة جانبا.

لإيجاد إحداثيات نقطة العمل، نأخذ دارة الدخل ونوجد علاقة جهد الدخل V_{GS} بتطبيق كيرشوف:

$$0 = -V_{GS} + I_G R_G - I_D R_S \quad \text{but} \quad I_G = 0 \Rightarrow V_{GS} = -I_D R_S$$

من دارة الدخل:

من المعادلة العامة نحسب: $I_D = I_{DSS}(1 - V_{GS}/V_p)^2$ ونعوض في المعادلة السابقة لحساب V_{GS} ، أي بإيجاد الحل المشترك لكلا المعادلتين.




ثم من دارة الخرج:

$$V_{DD} = V_{DS} + I_D (R_D + R_S) \Rightarrow V_{DS} = V_{DD} - I_D (R_D + R_S)$$

نرسم خط الحمل الساكن كما يلي:

نقطة When $V_{DS} = 0$ v $\rightarrow I_{Dmax} = V_{DD} / (R_D + R_S)$ mA,

أولى نقطة ثانية When $I_D = 0$ mA $\rightarrow V_{DS} = V_{DD}$ v



الدارة المكافئة
المستمرة

JFET DC Circuits and Line

طرق انحياز الترانزستور JFE وتحديد خط الحمل الساكن

٢- مثال: التقطيب الذاتي للمنبع (Self Bias) عبر هبوط الجهد على


المقاومة المنبع R_S .

ملاحظة: يمكن من مميزة التحويل وتقاطعها مع المستقيم

ايجاد أو اختيار قيمة I_D ثم ايجاد V_{GS} الموافقة ولتكن: 2.6 v

Determine the following for the network of Fig. 6.12.

- V_{GSQ} .
- I_{DQ} .
- V_{DS} .
- V_S .
- V_G .
- V_D .



(a) The gate-to-source voltage is determined by

$$V_{GS} = -I_D R_S$$

Choosing $I_D = 4$ mA, we obtain

$$V_{GS} = -(4 \text{ mA})(1 \text{ k}\Omega) = -4 \text{ V}$$

The result is the plot of Fig. 6.13 as defined by the network






Fig
bia
6.1



(b) At the quiescent point:

$$I_{DQ} = 2.6 \text{ mA}$$

(c) Eq. (6.11): $V_{DS} = V_{DD} - I_D(R_S + R_D)$
 $= 20 \text{ V} - (2.6 \text{ mA})(1 \text{ k}\Omega + 3.3 \text{ k}\Omega)$
 $= 20 \text{ V} - 11.18 \text{ V}$
 $= 8.82 \text{ V}$

(d) Eq. (6.12): $V_S = I_D R_S$
 $= (2.6 \text{ mA})(1 \text{ k}\Omega)$
 $= 2.6 \text{ V}$

(e) Eq. (6.13): $V_G = 0 \text{ V}$

(f) Eq. (6.14): $V_D = V_{DS} + V_S = 8.82 \text{ V} + 2.6 \text{ V} = 11.42 \text{ V}$
or $V_D = V_{DD} - I_D R_D = 20 \text{ V} - (2.6 \text{ mA})(3.3 \text{ k}\Omega) = 11.42 \text{ V}$

JFET DC Circuits and Line

طرق انحياز الترانزستور JFE وتحديد خط الحمل الساكن

٢- الانحياز عن طريق المنبع:

الثانية: عن طريق المنبع (Source Bias) عبر وصل منبع جهد V_S على التسلسل مقاومة المنبع R_S ويقوم بتقطيب المتصل بوابة - منبع حسب الدارة المبينة جانبا، يمكن وصل مقاومة R_G على البوابة.

لإيجاد إحداثيات نقطة العمل، نأخذ دارة الدخل ونوجد علاقة جهد الدخل V_{GS} بتطبيق كيرشوف:

$$V_{SS} = V_{GS} + I_D R_S \Rightarrow V_{GS} = V_{SS} - I_D R_S \quad \text{من دارة الدخل:}$$

من المعادلة العامة نحسب: $I_D = I_{DSS} (1 - V_{GS}/V_p)^2$ ونعوض في المعادلة السابقة

لحساب V_{GS} ، أي بإيجاد الحل المشترك لكلا المعادلتين نجد V_{GS} و I_D ثم نحسب V_{DS} .


ثم من دارة الخرج:

$$V_{DD} + V_{SS} = V_{DS} + I_D (R_D + R_S) \Rightarrow V_{DS} = V_{DD} + V_{SS} - I_D (R_D + R_S)$$

نرسم خط الحمل الساكن كما يلي:


نقطة أولى When $V_{DS} = 0 \text{ v} \Rightarrow I_{Dmax} = (V_{SS} + V_{DD}) / (R_D + R_S) \text{ mA}$,

نقطة ثانية When $I_D = 0 \text{ mA} \Rightarrow V_{DS} = V_{SS} + V_{DD} \text{ v}$



Determine the following for the network of Fig. 6.26

- (a) I_{DQ} and V_{GSQ} .
- (b) V_{DS} .
- (c) V_D .
- (d) V_S .



Solution

(a) An equation for V_{GS} in terms of I_D is obtained by applying Kirchhoff's voltage law to the input section of the network as redrawn in Fig. 6.27.

$$-V_{GS} - I_S R_S + V_{SS} = 0$$

$$V_{GS} = V_{SS} - I_S R_S$$

or

but

$$I_S = I_D$$

and

$$V_{GS} = V_{SS} - I_D R_S \quad (6.23)$$

The result is an equation very similar in format to Eq. (6.16) that can be superimposed on the transfer characteristics using the procedure described for Eq. (6.16). That is, for this example,

$$V_{GS} = 10 \text{ V} - I_D(1.5 \text{ k}\Omega)$$

For $I_D = 0 \text{ mA}$,

$$V_{GS} = V_{SS} = 10 \text{ V}$$

For $V_{GS} = 0 \text{ V}$,

$$0 = 10 \text{ V} - I_D(1.5 \text{ k}\Omega)$$

and

$$I_D = \frac{10 \text{ V}}{1.5 \text{ k}\Omega} = 6.67 \text{ mA}$$


$$I_{DQ} = 6.9 \text{ mA}$$

$$V_{GSQ} = -0.35 \text{ V}$$


(b) Applying Kirchhoff's voltage law to the output side of Fig. 6.26 will result in

$$-V_{SS} + I_S R_S + V_{DS} + I_D R_D - V_{DD} = 0$$

مثال: عن الانحياز عن طريق البوابة عن طريق مقسم جهد ثنائي



The resulting plot points are identified on Fig. 6.28.



The transfer characteristics are sketched using the plot point established by $V_{GS} = V_P/2 = -3 \text{ V}/2 = -1.5 \text{ V}$ and $I_D = I_{DSS}/4 = 9 \text{ mA}/4 = 2.25 \text{ mA}$, as also appearing on Fig. 6.28. The resulting operating point establishes the following quiescent levels:

Substituting $I_S = I_D$ and rearranging gives

$$V_{DS} = V_{DD} + V_{SS} - I_D(R_D + R_S)$$

which for this example results in

$$\begin{aligned} V_{DS} &= 20 \text{ V} + 10 \text{ V} - (6.9 \text{ mA})(1.8 \text{ k}\Omega + 1.5 \text{ k}\Omega) \\ &= 30 \text{ V} - 22.77 \text{ V} \\ &= 7.23 \text{ V} \end{aligned}$$

$$\begin{aligned} \text{(c) } V_D &= V_{DD} - I_D R_D \\ &= 20 \text{ V} - (6.9 \text{ mA})(1.8 \text{ k}\Omega) = 20 \text{ V} - 12.42 \text{ V} \\ &= 7.58 \text{ V} \end{aligned}$$


$$\begin{aligned} \text{(d) } V_{DS} &= V_D - V_S \\ \text{or } V_S &= V_D - V_{DS} \\ &= 7.58 \text{ V} - 7.23 \text{ V} \\ &= 0.35 \text{ V} \end{aligned}$$

JFET DC Circuits and Line

طرق انحياز الترانزستور JFE وتحديد خط الحمل الساكن

٢- الانحياز عن طريق منبع تيار باستخدام الBJT:

هو أحد أنواع التقطيب التي تستخدم الترانزستور ثنائي القطبية مع الترانزستور الحقلي، الغاية منه هي الحصول على تيار مصرف ثابت ومستقل بقيمته عن تغيرات V_{GS} ، وله الدارة التالية، حيث يقوم الترانزستور ثنائي القطبية بدور منبع تيار ذي قيمة يعبر عنها بالعلاقة التالية:




$$I_C \cong \frac{V_{EE} - V_{BE}}{R_E}$$

وبما أن مجمع الترانزستور ثنائي القطبية موصول على التسلسل مع منبع الترانزستور الحقلي فإن: $I_D = I_C$ وذلك أيضاً كانت قيمة V_{GS} .

دارة التحيز باستخدام BJT كمنبع للتيار.


JFET Specifications Sheet

JFET Case Construction and Terminal Identification



Maximum Ratings

Rating	Symbol	Value	Unit
Drain-Source Voltage	V_{DS}	25	Vdc
Drain-Gate Voltage	V_{DG}	25	Vdc
Reverse Gate-Source Voltage	V_{GSR}	-25	Vdc
Gate Current	I_G	10	mAdc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	310 2.82	mW mW/°C
Junction Temperature Range	T_J	125	°C
Storage Channel Temperature Range	T_{stg}	-65 to +150	°C



Electrical Characteristics

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)					
Characteristic	Symbol	Min	Typ	Max	Unit
OFF CHARACTERISTICS					
Gate-Source Breakdown Voltage ($I_G = -10 \mu\text{Adc}$, $V_{DS} = 0$)	$V_{(BR)GSS}$	-25	-	-	Vdc
Gate Reverse Current ($V_{GS} = -15 \text{Vdc}$, $V_{DS} = 0$) ($V_{GS} = -15 \text{Vdc}$, $V_{DS} = 0$, $T_A = 100^\circ\text{C}$)	I_{GSS}	-	-	-1.0 -200	nAdc
Gate Source Cutoff Voltage ($V_{DS} = 15 \text{Vdc}$, $I_D = 10 \text{nAdc}$)	$V_{GS(off)}$	-0.5	-	-6.0	Vdc
Gate Source Voltage ($V_{DS} = 15 \text{Vdc}$, $I_D = 100 \mu\text{Adc}$)	V_{GS}	-	-2.5	-	Vdc
ON CHARACTERISTICS					
Zero-Gate-Voltage Drain Current* ($V_{DS} = 15 \text{Vdc}$, $V_{GS} = 0$)	I_{DSS}	1.0	3.0	5.0	mAdc
SMALL-SIGNAL CHARACTERISTICS					
Forward Transfer Admittance Common Source* ($V_{DS} = 15 \text{Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{kHz}$)	$ y_{fs} $	1000	-	5000	μmhos
Output Admittance Common Source* ($V_{DS} = 15 \text{Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{kHz}$)	$ y_{os} $	-	10	50	μmhos
Input Capacitance ($V_{DS} = 15 \text{Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{MHz}$)	C_{iss}	-	4.5	7.0	pF
Reverse Transfer Capacitance ($V_{DS} = 15 \text{Vdc}$, $V_{GS} = 0$, $f = 1.0 \text{MHz}$)	C_{rss}	-	1.5	3.0	pF

*Pulse Test: Pulse Width $\leq 630 \text{ms}$; Duty Cycle $\leq 10\%$