








المخطط الزمني للنظام System Timing Diagrams

□ T-State:


— زمن نبضة ساعة واحدة هو T-State.



— تأخذ العملية عدد صحيح من T-States.


□ دورة باص الـ CPU Bus Cycle :

— تتألف دورة الباص من 4 حالات T أو أكثر




المخطط الزمني للذاكرة

- تشكيل العناوين على باص العناوين *address bus*.
- إصدار إشارة قراءة RD وجعل *M/IO* تأخذ قيمة 1.
- انتظار دورة نفاذ الذاكرة *memory access cycle*.



المخططات الزمنية لقراءة الذاكرة


Memory Read Timing Diagrams



المخططات الزمنية للكتابة في الذاكرة


Memory Write Timing Diagrams

- تشكيل العناوين على باص العناوين *address bus*.
- تشكيل البيانات على باص البيانات *data bus*.
- إصدار إشارة كتابة *WR* وجعل *M/IO* تأخذ قيمة 1.



المخططات الزمنية للكتابة في الذاكرة

Memory Write Timing Diagrams



دورة الباص الزمنية Bus Timing

خلال T 1:

- توضع العناوين على باص العناوين /البيانات Address/Data bus.
- تحدد الإشارات التحكمية ALE , M/IO و DT/R فيما إذا كانت العملية تخص الذاكرة أو وحدات الإدخال /الإخراج، وتفعّل تخزين العناوين في باص العناوين وتضبط اتجاه انتقال البيانات على باص البيانات data bus.

خلال T 2:

- يصدر المعالج 8086 إشارة RD أو WR ، و DEN وعند الكتابة يرسل البيانات.
- DEN تمكن الذاكرة أو أجهزة I/O من استلام البيانات في حالة الكتابة، كما تمكن المعالج من استلام البيانات في حالة القراءة.

خلال T 3:

- تخصص T 3 من أجل السماح للذاكرة بالوصول إلى البيانات.
- يمكن رصد إشارة $READY$ عند نهاية T 2.
- إذا كانت low ، تصبح T 3 حالة انتظار.
- خلاف ذلك تبدأ قراءة باص البيانات مع نهاية T 3.

خلال T 4:

- يلغى تفعيل جميع إشارات الباص تحضيراً لدورة الباص التالية.
- تتم قراءة البيانات (قراءة) أو تحرر (كتابة).

دورة الباص الزمنية Bus Timing

التوقيت الزمني Timing:

- تأخذ كل دورة باص في المعالج 8086 أربع دورات ساعة (T states) .
- إذا كان تردد الساعة clock rate هو 5MHz عندها تستغرق دورة الباص 800ns.
- وتكون نسبة النقل transfer rate مساوية لـ 1.25Mbit/sec.


وبالتالي يتوجب أن تتوافق خواص الذاكرة (زمن النفاذ للذاكرة memory access time) مع هذه القيود.

على سبيل المثال يحتاج الباص لإتمام دورة القراءة إلى 600ns.

- يجب أن يكون الوصول إلى الذاكرة أسرع بسبب أزمان التهيئة setup times (تهيئة العناوين وتهيئة البيانات)
- يطرح هذا حوالي 150ns.
- وبالتالي يتوجب على الذاكرة أن تتم عملية النفاذ بزمن أقل من 450ns يطرح منه 30-40ns كأمان لإتمام عمليات العوازل buffers ومفككات الترميز decoders.
- أي أننا نحتاج إلى DRAM بسرعة وصول 420ns للمعالج 8086.

System Time Diagrams محططات النظام الزمنية


- CPU Bus Cycle دورة باص وحدة المعالجة المركزية



وصل الذاكرة

Memory Interface

Bus Buffering عزل الباص



شرائح الذاكرة Memory Chips



جامعة
المنصورة
MANARA UNIVERSITY

- يحدد عدد خطوط العناوين عدد مواقع الذاكرة القابلة للنفاز.
- تتراوح سعة الشريحة (بشكل عام) بين 1K و 256 موقع أي نحتاج 10 إلى 28 خط عنوان.
- تتميز نهايات البيانات بأنها ثنائية الاتجاه في ذواكر القراءة الكتابة.
- يرتبط عدد خطوط البيانات بعرض كلمة الموقع.
- أي دائرة ذاكرة بعرض 8-bit (byte) تحتاج إلى ثمانية خطوط بيانات.
- كل دائرة ذاكرة تمتلك خط ناخب شريحة (CS) chip select أو خط تمكين chip enable (CE) أو خط انتخاب (S) select يسمح بتفعيل شريحة الذاكرة.
- وكل شريحة ذاكرة تحتاج لخط تحكم واحد على الأقل.
- في ذواكر ROMs الخط هو خط تمكين الإخراج (OE) output enable أو خط التمرير gate (G).
- يمنع خط OE أو يسمح بالتمرير عبر العازل ثلاثي الحالة tristate buffers.
- في ذواكر ال-RAMs الخط هو خط القراءة الكتابة (R/W) read-write أو خط تمكين الكتابة (WE) write enable إضافة إلى خط تمكين الإخراج (OE).
- عند وجود الخطتين يجب أن تضمن منظومة التحكم عدم كون الخطتين في حالة تفعيل معاً.


تفكيك ترميز الذاكرة Memory Address Decoding



- حيز الذاكرة الذي يعنونه المعالج عادةً أكبر من سعة الشريحة الواحدة.
- نحتاج إلى تفكيك الترميز لكي نقرن عدة شرائح ذاكرة لتشكيل حيز ذاكرة المعالج.
- للمعالج 8088 20 خط عنوان تعنون 1MB.
- الـ BIOS المبنية على نواكر EPROM 2716 سعة الشريحة 2KB وتحتاج إلى 11 خط عنوان.
- يمكننا استخدام مفكك ترميز decoder يسمح بأخذ الخطوط التسعة الإضافية (تشكيل حيز 1MB) بحيث يوضع الـ 2KB الخاصة بالـ EPROM في أي مقطع من مقاطع فضاء العنوان.

تفكيك ترميز عناوين الذاكرة


Memory Address Decoding



تخطيط الذاكرة

Full address decoding


All the address lines used by the decoder or memory chip => each byte is uniquely addressed = **full address decoding**



دارات فك الترميز Decoding Circuits





- نادراً ما يتم استخدام مفككات الترميز المعتمدة على بوابات NAND.
- يعتبر مفكك الترميز (74LS138) 3-to-8 Decoder الأكثر استخداماً



تفكيك ترميز عناوين الذاكرة

Memory Address Decoding

□ استخدام كامل فضاء العنوان




تفكيك ترميز عناوين الذاكرة


Memory Address Decoding

- Design a 1MB memory system consisting of multiple memory chips

— **Solution 1:**



Decoder 74138




Inputs						Output							
Enable			Select										
G2A	G2B	G1	C	B	A	0	1	2	3	4	5	6	7
1	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	0	X	X	X	1	1	1	1	1	1	1	1
0	0	1	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	0	1	1	0	1	1	1	1	1	1
0	0	1	0	1	0	1	1	0	1	1	1	1	1
0	0	1	0	1	1	1	1	1	0	1	1	1	1
0	0	1	1	0	0	1	1	1	1	0	1	1	1
0	0	1	1	0	1	1	1	1	1	1	0	1	1
0	0	1	1	1	0	1	1	1	1	1	1	0	1
0	0	1	1	1	1	1	1	1	1	1	1	1	0

تفكيك ترميز عناوين الذاكرة

Memory Address Decoding

- Design a 1MB memory system consisting of multiple memory chips

— **Solution 2:**




تفكيك ترميز عناوين الذاكرة

Memory Address Decoding

- Design a 1MB memory system consisting of multiple memory chips

— **Solution 3:**




تفكيك ترميز عناوين الذاكرة

Memory Address Decoding

- Design a 1MB memory system consisting of multiple memory chips

— **Solution 4:**




تفكيك ترميز عناوين الذاكرة

Memory Address Decoding


❑ Exercise Problem:

— A 64KB memory chip is used to build a memory system with the starting address of 7000H. A block of memory locations in the memory chip are damaged.



تفكيك ترميز عناوين الذاكرة

Memory Address Decoding





تفكيك ترميز عناوين الذاكرة

Memory Address Decoding

❑ Exercise Problem:

— A 2MB memory chip with a damaged block (from 0DCF12H to 103745H) is used to build a 1MB memory system for an 8088-based computer



تفكيك ترميز عناوين الذاكرة

Memory Address Decoding

□ Partial decoding

— Example:

- build a 32KB memory system by using four 8KB memory chips
- The starting address of the 32KB memory system is 30000H

		0 0 1 1 0 1 1	1 1 1 1 1 1 1 1 1 1	high addr. of chip #4
		0 0 1 1 0 1 1	0 0 0 0 0 0 0 0 0 0	Low addr. of chip #4
Chip #4	36000H	0 0 1 1 0 1 0	1 1 1 1 1 1 1 1 1 1	high addr. of chip #3
Chip #3	34000H	0 0 1 1 0 1 0	0 0 0 0 0 0 0 0 0 0	Low addr. of chip #3
Chip #2	32000H	0 0 1 1 0 0 1	1 1 1 1 1 1 1 1 1 1	high addr. of chip #2
Chip #1	30000H	0 0 1 1 0 0 1	0 0 0 0 0 0 0 0 0 0	Low addr. of chip #2
		0 0 1 1 0 0 0	1 1 1 1 1 1 1 1 1 1	high addr. of chip #1
		0 0 1 1 0 0 0	0 0 0 0 0 0 0 0 0 0	Low addr. of chip #1

decoding

CS2
جامعة
المنارة

8088 Memory Map