جامعة المنارة الخاصة
كلية الهندسة
هندسة الروبوت والأنظمة الذكية – السنة الثانية

دارات الكترونية

العناصر الرقمية *Digital elements*

المضخمات متعدد المراحل *Multistage Amplifiers*

مدرس المقرر
د. السموءل صالح

الفصل الدراسي الثاني

المحاضرة الرابعة

مقدمة

- في الأنظمة المستمرة أو أنظمة منطق المستوى يعبر عن الخانة بمستويين للجهد إذا كان الجهد أكثر إيجابية هو المستوى(1) والمستوى الآخر (0) فإننا نقول بأننا نستخدم المنطق الموجب.
- من ناحية ثانية المنطق السالب يستخدم الجهد الأكثر إيجابية للتعبير عن المستوى المنطقي (0) في حين يعبر المستوى (1) عن الجهد الأكثر سلبية .
- لا تمثل حالة الصفر المنطقي جهداً مقداره صفر بل تعتمد على نوع المادة المشكلة للعنصر المستخدم في الدارة المنطقية فهي 0.6V للسيليكون و 0.2V للجرمانيوم.
- تتغير معاملات العنصر الفيزيائية (مثل جهد الإشباع للترانزستور) من عنصر لآخر كما أنها تتغير تبعاً لدرجة الحرارة. إضافة إلى ذلك، فإن وجود تموجات في جهد المنبع أو عدم التأريض الجيد أو وجود إشارات غير مرغوب بها في الدارة والتي نسميها الضجيج تؤدي إلى تغيرات في قيم هذه المعاملات يؤدي ذلك الى أن المستوى المنطقي غير محدد بدقة وإنما يتراوح بين القيم المظللة في الشكل أعلاه.



- في الحالة الديناميكية، يتم التعرف على الخانة إما بوجود نبضة أو غيابها. يدل الـ (0) على وجود نبضة موجبة في نظام المنطق الموجب الديناميكي أما النبضة السالبة فتدل على الـ (1) في نظام المنطق السالب الديناميكي.

البوابات المنطقية - بوابة OR



تمتلك بوابة OR مدخلين أو أكثروخرجاً وحيداً، تعمل هذه البوابة وفقاً لما يلي:

- يكون الخرج (١) إذا كان أحد المداخل (١) مع العلم أن المداخل تأخذ إحدى القيمتين (٠) أو(١)
- يرمزلبوابة OR في الدارات المنطقية كما في الشكل المجاور
- تقرأ معادلة هذه البوابة بالشكل التالي: Y=A or B or ...or N
- تعطى العلاقة المحددة للخرج وفقاً لكافة احتمالات القيم التي تأخذها المداخل بجدول الحقيقة التالي:

الخرج	الدخل	
Y	B	A
0	0	0
1	1	0
1	0	1
1	1	1

البوابات المنطقية - بوابة OR

دارات البوابات المنطقية: في هذه الدارات أن المتصل عبارة عن ثنائي مثالي (يتبع التقريب الأول)، أي إنه عبارة عن مفتاح (قطع –وصل) *(on- off)*.



١- بتطبيق *1* منطقي على أحد المداخل إما *A* أو *B* (على الأقل) ⇐ الثنائي المطبق عليه *1* منطقي يصبح في حالة تمرير وبالتالي يمر تيار عبره إلى *R* وتصبح قيمة جهد الخرج في هذه الحالة $V_0 = I.R$ أي 1 منطقي.

٢- بتطبيق *0* منطقي على كلٍ من الثنائيين، فهذا يعني أن الثنائيين في حالة قطع $D_2 = D_1 = off$، ولا يمر تيار عبر المقاومة ⇐ $V_0 = I.R = 0$ *logic* ، بناءً عليه يمكن وضع جدول يوضح مبدأ عمل هذه الدارة، التي تمثل دارة *OR*.

Input (A)	*Input (B)*	D_1	D_2	*Output=* V_o
0	*0*	*off*	*off*	$V_o = 0$
0	*1*	*Off*	*on*	$V_0 = 1$
1	*0*	*on*	*Off*	*1*
1	*1*	*on*	*on*	*1*

البوابات المنطقية - بوابة OR ذات المنطق السالب



بوابة OR منفذة باستخدام الديود ذات منطق سالب

- الدارات المنطقية التي تستخدم منطق الديود (Diode Logic DL) تنفذ باستخدام الديود.
- يبين الشكل المجاور بوابة *OR* منفذة باستخدام الديود وذات منطق سالب.
- يعبر عن مقاومة المنبع في هذه الدارة بـ R_S.
- عند التصميم نعتبر أن جهد المنبع $V_R=V(0)=0$ *Logic* .
- يمرر الديود التيار فقط عندما يكون منحازاً أمامياً على أن يكون الجهد الأمامي المطبق عليه مساوياً على الأقل لجهد العتبة V_γ.
- لنفترض أن جميع المداخل في حالة الصفر المنطقي عندها سيكون هبوط الجهد على كل ديود مساوياً V(0)-V(0)=0 وهذا يعني ان جميع الديودات في حالة القطع إذا جهد الخرج يساوي v_o =V(0) أي أن الحالة المنطقية للخرج هي (0) منطقي Y=0 .
- إذا تغير A إلى الحالة المنطقية (1) والتي هي أقل من الصفر المنطقي في حالة المنطق السالب فإن D1 سوف يمرر الديود.

البوابات المنطقية - بوابة OR ذات المنطق السالب

- يمكن عندها حساب الخرج كما يلي: $v_0 = V(0) - [V(0) - V(1) - V_\gamma]\frac{R}{R + R_s + R_f}$ حيث أن R_f هي المقاومة الأمامية للديود.



- عند التصميم يتم اختيار المقاومة R أكبر بكثير من $R_s + R_f$ وبالتالي تؤول المعادلة إلى: $v_0 \cong V(1) + V_\gamma$

نلاحظ أن جهد الخرج يتجاوز قيمة المستوى السالب V(1) بالمقدار V_γ وهو تقريباً *0.6V* للسيلكون و*0.2V* للجرمانيوم .

- من أجل مثالية التصميم سوف نفترض أن $R \gg R_s$ وأن الديود المستخدم مثالي أي أن $R_f = 0$, $V_\gamma = 0$ عندها فقط $v_0 = V(1)$ يمكن التعبير رياضياً كما يلي Y=1 ← A=1, B=C=....=N=0.

- يمكن تعديل الدارة السابقة لتصبح ذات منطق موجب وذلك بعكس الديودات الموجودة في الدارة ويكون جهد الخرج في هذه الحالة مساوياً لمستوى الجهد الأكثر إيجابية V(1).

البوابات المنطقية - بوابة AND



- تمتلك بوابة AND مدخلين أو أكثرومخرج وحيد
- يأخذ الخرج في هذه البوابة قيمة الواحد المنطقي إذا طبق على جميع المداخل واحد منطقي
- يرمزلدارة AND في الدارات المنطقية بالرمزالمبين جانباً
- تقرأ العلاقة الرياضية المعبرة عن هذه البوابة بالشكل التالي:

Y=A and B .....and N

- يبين الجدول التالي جدول الحقيقة لهذه الدارة

الخرج	الدخل	
Y	B	A
0	0	0
0	1	0
0	0	1
1	1	1

البوابات المنطقية - بوابة AND

دارات البوابات المنطقية: في هذه الدارات أن المتصل عبارة عن ثنائي مثالي (يتبع التقريب الأول)، أي إنه عبارة عن مفتاح (قطع– وصل) *(on- off)*.





(A)	(B)	D_1	D_2	Out V_0
0	0	on	On	0 logic = 0 volt
0	1	on	Off	0
1	0	off	On	0
1	1	off	Off	1logic = 10v

بوابة المنطق الايجابي *AND*.

البوابات المنطقية – بوابة AND لكل من المنطق الموجب والسالب

الدارة الالكترونية لبوابة AND التي تستخدم الديود



منطق سالب



منطق موجب

- كي نفهم عمل الدارة ذات المنطق السالب نفترض أن مقاومة المنبع R_S مهملة وكذلك مقاومة الديود الأمامية.
- إذا كان أحد المداخل في حالة الصفر المنطقي V(0) فإن الديود الموصول إلى هذا المدخل سيفتح موصلاً بذلك الخرج إلى الدخل مما يجعل Y=0.
- إذا كانت جميع المداخل في الحالة المنطقية (1) أي V(1) فإن جميع الديودات تكون مستقطبة عكسياً مما يجعل $v_0 = V(0)$ أي Y=1 ،

إذا لدارة تقوم بعمل دارة AND وتحقق جدول الحقيقة التابع لها.

- يمكن تصميم دارة AND ذات منطق موجب بشكل مشابه للدارة الأولى وذلك بعكس الديودات في هذه الدارة كما هو مبين في الشكل السابق.

البوابات المنطقية – بوابة NOT

- تمتلك بوابة النفي مدخلاً وحيداً وخرجاً وحيداً يأخذ الخرج قيمة (1) عندما يكون الدخل (0) والعكس صحيح
- تصمم دارة النفي عادة باستخدام الترانزستور الذي يجب أن يعمل إما في حالة الإشباع أو في حالة القطع
- يجب أن يراعى عند التصميم المحددات الثلاثة التالية:



$$Y = \bar{A}$$

١. جهد الانحياز العكسي للباعث القاعدة V_{BE} يجب ألا يتجاوز جهد الانحياز V_{BE0} المحدد من الصانع.

٢. ربح التيار المستمر h_{fE} . بما أنه يتناقص مع تناقص درجة الحرارة يجب أثناء التصميم اعتبار درجة الحرارة الأصغرية المتوقعة بحيث يبقى الترانزستور في حالة إشباع لذلك فإن المقاومة R_1 تحدد وفقاً لهذا الشرط.

٣- تيار الإشباع العكسي للمجمع I_{CB0} وبما أنه يتزايد حوالي 7%/C° ويتضاعف كل (10°) فإننا لا نستطيع إهمال تأثيره عند درجات الحرارة العالية. في حالة القطع يكون تيار الباعث مساوياً صفر وتيار القاعدة هو I_{CB0} .

البوابات المنطقية – بوابة NOT



- لنحسب قيمة I_{CB0} التي تقود الترانزستور إلى حالة القطع.
- إذا كان الجهد V_{BE} في حالة القطع فإن: $I_1 = \frac{0.2}{15} = 0.0133\ mA$

ويكون هبوط الجهد عبر المقاومة R_2 هو: $100\ I_2 = 12\ v$ إذا: $I_2 = 0.12\ mA$.

عندها يكون: $I_{CB0} = I_2 - I_1 = 0.01\ mA$.

إن درجة الحرارة الأعظمية التي توافق $I_{CBO} = 0.01mA$ هي درجة الحرارة الأعظمية التي يبقى عندها الترانزستور في حالة القطع وبالتالي يعمل كعاكس.

- تمثل الدارة الترانزستورية المبينة تمثل دارة نفي ذات منطق موجب وله حالة (0) عندما $V_{CEsat} = 0.2\ v$ وحالة (1) هي V(1)=12
- إذا كان الدخل منخفض فإن البارامترات يجب أن تختار بحيث يكون الترانزستور بحالة قطع أي : $v_0 = V_{cc} = V(1)$
- عندما يكون الدخل عالياً فإن البارامترات تختار بحيث يكون الترانزستور بحالة إشباع: $v_O = V_{CE(sat)} = V(0)$

البوابات المنطقية – بوابة NOT

مثال تصميمي: صمم دارة ترانزستورية تقوم بعمل دارة نفي NOT إذا علمت أن الترانزستور سيليكوني وله المواصفات التالية: $V_{BE(sat)}=0.8\ v$; $V_{CE(sat)}=0.2\ v$, $h_{FE}=30$

$$V(1)=12\ v \quad V(0)=0.2\ v$$

الحل: نصمم الدارة في حالة $v_i = V(0) = 0.2\ v$

نحسب جهد القاعدة V_B للدارة المفتوحة والذي يجب أن يكون أصغر من 0.2 v وفق القانون:

$$V_B = V_R \frac{R_1}{R_1+R_2} + v_i \frac{R_2}{R_1+R_2}$$

يتم اختيار المقاومات R_1, R_2 بحيث يكون الجهد $V_B < 0.2\ v$ ولنفترض أن $R_1 = 15\ K\Omega$

$$V_B = -12\frac{15}{15+R_2} + 0.2\frac{R_2}{15+R_2} < 0.2$$

$$V_B = \frac{-180+0.2\,R_2}{15+R_2} < 0.2$$

نختار قيمة R_2 بحيث تتحقق المتراجحة السابقة ولتكن 100 kΩ عندها نجد $V_B = -1.391\ V$

وهي أقل من V(0) وبالتالي فإن الترانزستور في حالة قطع ومنه $v_O = V_{cc} = 12\ v = V(1)$

الحل: لنفترض الآن أن جهد الدخل هو $v_i = V(1) = 12\ v$ ولنرى هل الترانزستور في حالة إشباع؟

$$I_1 = \frac{V(1)-V_{BE}}{R_1} = \frac{12-0.8}{15} = 0.747\ mA$$

$$I_2 = \frac{V_{BE}-V_R}{R_2} = \frac{0.8-(-12)}{100} = 0.128\ mA$$

$$I_B = I_1 - I_2 = 0.747 - 0.128 = 0.619\ mA$$

نحسب الآن تيار القاعدة الأصغري المطلوب كي يكون الترانزستور في حالة إشباع مع ملاحظة أنه يجب أن يكون أصغر من التيار I_B الذي حصلنا عليه سابقاً

من أجل ذلك نختار قيمة المقاومة R_C التي تعطي قيمة للتيار أصغر من 0.619 mA ولتكن 2.2 kΩ

$$I_C = \frac{V_{cc}-V_{CEsat}}{R_C} = \frac{12-0.2}{2.2} = 5.364\ mA$$

$$I_{B(\min)} = \frac{I_C}{h_{FE}} = 0.179\ mA$$

وهي قيمة أصغر من قيمة 0.619 mA وبالتالي نستنتج أن الترانزستور في حالة إشباع أي $v_O = V(0) = 0.2\ V$

البوابات المنطقية – بوابة NAND



$$Y = \overline{AB}$$

Input		Output
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

- يمكن تنفيذ دارة الـ NAND الكترونياً بإضافة دارة نفي NOT لدارة AND المدروسة سابقاً
- يوضح الشكل جانباً المخطط الصندوقي لدارة الـ NAND بالإضافة إلى جدول الحقيقة التابع لها.
- يظهر الشكل دارة NAND منفذة باستخدام تقنية (DTL).

- توضع المكثفة C_1 على طرفي R_1 لمنع تأثير الحالات العابرة اللحظية لدارة النفي على دارة AND والتي تحدث انتقال جهد القاعدة بين الحالات المنطقية.
- لا يمكن للترانزستور أن يخرج من حالة الإشباع حتى تزال الشحنة المخزنة في المكثف عن قاعدة الترانزستور

- إن الفترة الزمنية اللازمة لإزالة شحنة الإشباع هذه تعرف عادة بزمن التخزين t_S.



البوابات المنطقية – بوابات DTL المعدلة

- إن معظم البوابات المنطقية تصنع كدارات تكاملية IC شريطة ألا تكون قيم المقاومات أكبر من 30 KΩ والمكثفات أكبر من 100PF وذلك لأن هذه القيم تجعل الدارة المتكاملة ضخمة وغير اقتصادية.
- إن كلفة الترانزستورات والديودات منخفضة لذلك عدلت الدارات المنطقية بحيث يمكن الاستغناء عن المكثفات في الدارات المتكاملة مما يخفض الاستطاعة المستهلكة ويقلل زمن الانتشار (الاستجابة).
- إن دارة الـNAND المقدمة سابقاً قد عدلت لتأخذ الشكل المبين جانبا:



بوابة NAND المعدلة

Digital elements

العناصر الرقمية

البوابات المنطقية – بوابة NAND الترانزستورية



تتم مناقشة هذا الجدول بحالاته الأربع، كما رأينا في المناقشة السابقة، مع الانتباه إلى أن جهد الخرج مأخوذ على مجمع الترانزستور Q_1 وبالتالي يمكن ملاحظة أن الخرج مساوي دائماً لقيمة v 5 أو 1 *logic* عندما يكون أحد الترانزستورين أو كلاهما في حالة *off*.

الحالة الرابعة: عندما يكون $Q_1 = Q_2 = on$، يقصر الخرج إلى الأرضي نتيجة عمل الترانزستورين في منطقة الإشباع. هذا يؤدي إلى أن $v_{out} = 0\ volt = 0\ logic$.

الجدول التالي يلخص عمل الدارة:

N	Input (A)	Input (B)	T_1	T_2	Output V_0
1	0 logic	0 logic	Off	Off	1
2	0	1	Off	On	1
3	1	0	On	Off	1
4	1	1	On	On	0 logic = 0 v

البوابات المنطقية – بوابة NOR



$$Y = \overline{A + B}$$

Input		Output
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

- بإضافة دارة نفي NOT بعد دارة OR نحصل على دارة NOR (بوابة NOR)
- ننفذ دارة NOR ذات منطق موجب بطريقة ربط تسلسلي لبوابة OR ديودية كمرحلة أولى وعاكس ترانزستوري كمرحلة ثانية
- يجب ملاحظة أن: ١- بوابة NAND بمدخل واحد تعمل كدارة NOT..

٢- وأن دارة NAND مكونة من دارة NOT ودارة AND لهذا السبب يمكن أن نعمم بأن تكرار استخدام دارة NAND فقط يمكن أن نحقق أية عملية منطقية نريد، وبنفس الطريقة، يمكن أن ننجز أي عملية منطقية باستخدام متكرر لبوابة (دارة) NOR.

=+= يمكن بناء دارة هذه البوابة من العلاقة المبينة على الشكل فهي تحتاج لبوابة OR و بوابة NOT .

الوصل التسلسلي للمضخمات

يمكن وصل عدد من المضخمات على التسلسل من اجل الحصول على مميزات إضافية جديدة.



-- خرج إحدى المضخمات يكون دخلا للمضخم التالي.

-- الربح الكلي للوصل التسلسلي يساوي إلى جداء ربح المراحل الجزئية اي:

$$A_{veq} = A_{V1} \cdot A_{V2} \cdot A_{V3} \ldots A_{vn}$$

-- بالنسبة لدارة التغذية في كل مرحلة تكون مفصولة عن المرحلتين السابقة واللاحقة عن طريق مكثف مقارن.

-- حسابات التغذية المستمرة لكل مرحلة تكون مستقلة عن التسلسل.

-- حسابات التغذية المتناوبة للربح والممانعات أيضا مستقل في كل مرحلة.

الوصل متعدد المراحل للمضخمات (Multi-stage amplifier)

-- يستخدم المضخم الترانزستوري ببناء عدة مراحل من أجل الحصول على مستويات تضخيم عالية بمردود جيد جدا.

-- هناك عدة أنواخ من المضخمات متعددة المراحل وسندرس منها:

١- مضخم دارلغتون والتي درست سابقا.

٢- المضخم المقترن للتيار المتناوب(Ac-coupled amplifiers): هناك مكثفات تفصل بين المراحل المتعددة التي تشكل المضخم.

٣ - المضخمات ذات الاقتران المباشر أو مضخمات الـ DC (Direct-coupled or dc-coupled amplifiers): والتي تقوم بتضخيم الاشارات ذات الترددات المنخفضة جدا واشارات الـDC.

٤- المضخم التفاضلي (Differential amplifier): وهو الأهم من المضخمات السابقة والمشكل من ترانزستورين متناظرين تماما. ويمثل هذا المضخم العنصر الاساس في تصميم دارة مكبر العمليات ويعتبر اساس في بناء الدارات التشابهية.

-- ابسط وصلة تسلسلية للترانزستورات بحيث يوصل باعث الترانزستورالأول إلى قاعدة الثاني ويطبق الدخل على قاعدة Q_1 ويؤخذ الخرج على مجمع أو باعث Q_2.



ملاحظات:

١- هذه الدارة تقدم ربح تيارعال جدا ويساوي إلى جداء ربح التيار للمرحلة الأولى والثانية أي: $\beta_D = \beta_1 \beta_2$

٢- فيزيائيا هذه الدارة تقدم ممانعة دخل عالية جدا.

DC Bias of Darlington Circuits



Base current:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta_D R_E}$$

Emitter current:

$$I_E = (\beta_D + 1) I_B \cong \beta_D I_B$$

Emitter voltage:

$$V_E = I_E R_E$$

Base voltage:

$$V_B = V_E + V_{BE}$$

The Darlington Amplifier مكبر دارلينغتون



دارة دارلينغتون بتشكيلة مجمع مشترك

- من أجل تحسين أداء الدارات ومواصفات الدخل/ الخرج قد يكون استخدام ترانزستور وحيد في الدارة غير فعال بشكل كافٍ لذلك تم اقتراح استخدام ترانزستورين موصولين بطريقة دارلينغتون كما هو مبين في الشكل جانباً
- تتألف هذه التوصيلة من ترانزستورين مترابطين بشكل مباشر حيث يربط خرج الترانزستور الأول (الباعث E1) مع دخل الثاني (القاعدة B2) أما المجمعان فهما مترابطان معاً وبالنتيجة أصبح للترانزستورين ثلاثة مسارٍ خارجية ويمكن معاملتهما كترانزستور واحد
- عند عمل الدارة بنمط مجمع مشترك نلاحظ أن مقاومة حمل الباعث للترانزستور الأول Q1 تشكل مقاومة دخل للترانزستور Q2 أي مكبر دارلينغتون بتشكيل مجمع مشترك يتألف من مرحلتي تكبير
- تمتلك الدارة الكلية مقاومة دخل عالية جداً ومقاومة خرج منخفضة جداً



دارة مكبر دارلينغتون بتشكيلة مجمع مشترك

Three-stage ac-coupled amplifier

المضخم المقترن ac ثلاثي المراحل



dc Equivalent circuit for the three-stage ac coupled amplifier

الدارة المكافئة dc للمضخم المقترن ac ثلاثي المراحل



Ac Equivalent circuit for the three-stage ac coupled amplifier

الدارة المكافئة ac للمضخم المقترن ثلاثي المراحل



الدارة المكافئة ac المختصرة للمضخم المقترن ثلاثي المراحل



$$A_v = \frac{\mathbf{v_o}}{\mathbf{v_i}} = \left(\frac{\mathbf{v_o}}{\mathbf{v_3}}\right)\left(\frac{\mathbf{v_3}}{\mathbf{v_2}}\right)\left(\frac{\mathbf{v_2}}{\mathbf{v_1}}\right)\left(\frac{\mathbf{v_1}}{\mathbf{v_s}}\right) = A_{v3}A_{v2}A_{v1}\left(\frac{\mathbf{v_1}}{\mathbf{v_i}}\right)$$

الدارة المكافئة ac المختصرة للمضخم المقترن ثلاثي المراحل

$$A_v = \frac{\mathbf{v_o}}{\mathbf{v_i}} = \left(\frac{\mathbf{v_o}}{\mathbf{v_3}}\right)\left(\frac{\mathbf{v_3}}{\mathbf{v_2}}\right)\left(\frac{\mathbf{v_2}}{\mathbf{v_1}}\right)\left(\frac{\mathbf{v_1}}{\mathbf{v_s}}\right) = A_{v3}A_{v2}A_{v1}\left(\frac{\mathbf{v_1}}{\mathbf{v_i}}\right)$$

$$A_{v3} = \frac{\mathbf{v_o}}{\mathbf{v_3}} = \frac{(\beta_{o3}+1)R_{L3}}{r_{\pi 3}+(\beta_{o3}+1)R_{L3}}$$

$$A_{v2} = \frac{\mathbf{v_3}}{\mathbf{v_2}} = -g_{m2}R_{L2}$$

$$A_{v1} = \frac{\mathbf{v_2}}{\mathbf{v_1}} = -g_{m1}R_{L1}$$

$$\frac{\mathbf{v_1}}{\mathbf{v_i}} = \frac{R_{\text{in}}}{R_I + R_{\text{in}}}$$

$$A_v = A_{v3}A_{v2}A_{v1}\frac{R_{\text{in}}}{R_I + R_{\text{in}}} = (0.95)(-222)(-4.78)\left(\frac{1\,\text{M}\Omega}{10\,\text{k}\Omega + 1\,\text{M}\Omega}\right) = +998$$

-- الدارة المكافئة ac للمضخم المقترن بوصلة الباعث المشترك لـ N مرحلة، وذلك لتحقيق أعلى ربح ممكن.

-- يتم حساب قيمة التضخيم النهائي عن طريق جداء ربح كل المضخمات المفردة

$$A_v = \frac{\mathbf{v_1}}{\mathbf{v_i}} \frac{\mathbf{v_2}}{\mathbf{v_1}} \cdots \frac{\mathbf{v_o}}{\mathbf{v_{n-1}}} = A_{v1} A_{v2} \cdots A_{vn}$$



الدارة المكافئة ac للمضخم المقترن بوصلة الباعث المشترك لـ ٣ مرحلة



-- قيمة تيار المجمع لـ Q_3: $i_{C3}=\beta_{03}I_{b3}=\beta_{03}i_{c2}=\beta_{03}\beta_{02}I_{b1} \rightarrow \mathbf{i_{c3}} = \beta_{o3}\beta_{o2}g_{m1}\mathbf{v_i}$

-- قيمة جهد الخرج على R_L: $V_O=R_L i_{C3} \rightarrow \mathbf{v_o} = -\beta_{o3}\beta_{o2}g_{m1}R_L\mathbf{v_i}$

-- قيمة التضخيم الكلي للوصل التسلسلي:

$$A_{v3} = \frac{\mathbf{v_o}}{\mathbf{v_i}} = -\beta_{o3}\beta_{o2}g_{m1}R_L = -\frac{g_{m1}}{g_{m3}}\beta_{o3}\beta_{o2}(g_{m3}R_L)$$

المضخم المقترن بشكل مباشر Direct-Coupled Amplifiers

ملاحظات:

-- مكثفات الاقتران الموجودة بين المضخمات تحدد من تضخيم الاشارات ذات الترددات المنخفضة جدا وتمنع تضخيم الاشارة المستمرة . (علل ذلك)

-- إذا لتحقيق مضخمات بربح جيد لكل من الإشارة المستمرة وللإشارات ذات الترددات المنخفضة جدا يجب حذف مكثفات الربط بين المراحل المختلفة للوصل التسلسلي للمضخمات وهي (C_1, C_3, C_5 & C_6) الموجودة برسمة المضخم المقترن المتناوب ثلاثي المراحل .

-- يتم كذلك في المضخم ذو الاقتران المباشر، الاستغناء عن مقاومات التحييز (ثفنين) لكل مرحلة مما يقلل من تكلفة هذه المضخمات.

-- أما كل من المكثفتين (C_2 & C_4) فهي توثرا على استجابة المضخم عند الترددات المنخفضة بحيث يملك المضخم استجابة تمرير عالية ولكن ذلك لا يمنع اطلاقا تضخيم الاشارات المستمرة والاشارات ذات الترددات المنخفضة، وهي تعمل على الاستقرار الحراري للدارة.

Direct-Coupled Amplifiers

المضخم المقترن بشكل مباشر

Three-stage ac-coupled amplifier.



A direct-coupled version of the three-stage amplifier



Cascaded Ampli

وصل المضخمات

Direct-Coupled Amplifiers

المضخم المقترن بشكل مباشر

Direct-Coupled Amplifiers - DC Analysis

التحليل المستمر لمضخم الوصل المباشر مع وجود كل من

مقاومتي المنبع R_i والحمل R_L





الدارة المكافئة المتناوبة والتي تحقق التحليل المتناوب للإشارات الصغيرة