

دارات الكترونية

Digital elements

العناصر الرقمية

Multistage Amplifiers المضخمات متعدد المراحل

مدرس المقرر

د. السموع صالحي


- في الأنظمة المستمرة أو أنظمة منطق المستوى يعبر عن الخانة بمستويين للجهد إذا كان الجهد أكثر إيجابية هو المستوى (1) والمستوى الآخر (0) فإننا نقول بأننا نستخدم المنطق الموجب.

- من ناحية ثانية المنطق السالب يستخدم الجهد الأكثر إيجابية للتعبير عن المستوى المنطقي (0) في حين يعبر المستوى (1) عن الجهد الأكثر سلبية.


- لا تمثل حالة الصفر المنطقي جهداً مقداره صفر بل تعتمد على نوع المادة المشكلة للعنصر المستخدم في الدارة المنطقية فهي 0.6V للسيليكون و 0.2V للجرمانيوم.

- تتغير معاملات العنصر الفيزيائية (مثل جهد الإشباع للترانزستور) من عنصر لآخر كما أنها تتغير تبعاً لدرجة الحرارة. إضافة إلى ذلك، فإن وجود تموجات في جهد المنبع أو عدم التأريض الجيد أو وجود إشارات غير مرغوب بها في الدارة والتي نسميها الضجيج تؤدي إلى تغيرات في قيم هذه المعاملات يؤدي ذلك إلى أن المستوى المنطقي غير محدد بدقة وإنما يتراوح بين القيم المظلمة في الشكل أعلاه.

- في الحالة الديناميكية، يتم التعرف على الخانة إما بوجود نبضة أو غيابها. يدل الـ (0) على وجود نبضة موجبة في نظام المنطق الموجب الديناميكي أما النبضة السالبة فتدل على الـ (1) في نظام المنطق السالب الديناميكي.



البوابات المنطقية - بوابة OR



تمتلك بوابة OR مدخلين أو أكثر وخرجاً واحداً، تعمل هذه البوابة وفقاً لما يلي:

- يكون الخرج (1) إذا كان أحد المداخل (1) مع العلم أن المداخل تأخذ إحدى القيمتين (0) أو (1)

- يرمز لبوابة OR في الدارات المنطقية كما في الشكل المجاور

- تقرأ معادلة هذه البوابة بالشكل التالي: $Y = A \text{ or } B \text{ or } \dots \text{ or } N$

- تعطى العلاقة المحددة للخرج وفقاً لكافة احتمالات القيم التي

تأخذها المداخل بجدول الحقيقة التالي:


الدخل		الخرج
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

Digital elements

العناصر الرقمية

البوابات المنطقية - بوابة OR

دارات البوابات المنطقية: في هذه الدارات أن المتصل عبارة عن ثنائي مثالي (يتبع التقريب الأول)، أي إنه عبارة عن مفتاح (قطع- وصل) (*on-off*).



١- بتطبيق 1 منطقي على أحد المداخل إما A أو B (على الأقل) $\Leftarrow$ الثنائي المطبق عليه 1 منطقي يصبح في حالة تمرير وبالتالي يمر تيار عبره إلى R ، وتصبح قيمة جهد الخرج في هذه الحالة $V_o = I \cdot R$ أي 1 منطقي.


٢- بتطبيق 0 منطقي على كل من الثنائيين، فهذا يعني أن الثنائيين في حالة قطع $D_2 = D_1 = \text{off}$ ، ولا يمر تيار عبر المقاومة $\Leftarrow V_o = I \cdot R = 0$ *logic* بناءً عليه يمكن وضع جدول يوضح مبدأ عمل هذه الدارة، التي تمثل دائرة OR.

Input (A)	Input (B)	D_1	D_2	Output = V_o
0	0	off	off	$V_o = 0$
0	1	Off	on	$V_o = 1$
1	0	on	Off	1
1	1	on	on	1

Digital elements

العناصر الرقمية

البوابات المنطقية - بوابة OR ذات المنطق السالب



بوابة OR منفذة باستخدام الديود ذات منطق سالب

• الدارات المنطقية التي تستخدم منطق الديود (Diode Logic DL) تنفذ باستخدام الديود.

• يبين الشكل المجاور بوابة OR منفذة باستخدام الديود وذات منطق سالب.

• يعبر عن مقاومة المنبع في هذه الدارة بـ R_S .

• عند التصميم نعتبر أن جهد المنبع $V_R = V(0) = 0$ Logic

• يمرر الديود التيار فقط عندما يكون منحازاً أمامياً على أن يكون الجهد الأمامي المطبق عليه

مساوياً على الأقل لجهد العتبة V_T .

• لنفترض أن جميع المداخل في حالة الصفر المنطقي عندها سيكون هبوط الجهد على كل ديود مساوياً $V(0) - V(0) = 0$ وهذا يعني أن جميع

الديودات في حالة القطع إذا جهد الخرج يساوي $v_o = V(0)$ أي أن الحالة المنطقية للخرج هي (0) منطقي $Y=0$.


• إذا تغير A إلى الحالة المنطقية (1) والتي هي أقل من الصفر المنطقي في حالة المنطق السالب فإن D1 سوف يمرر الديود.

Digital elements


العناصر الرقمية

البوابات المنطقية - بوابة OR ذات المنطق السالب

- يمكن عندها حساب الخرج كما يلي: $v_0 = V(0) - [V(0) - V(1) - V_\gamma] \frac{R}{R + R_S + R_f}$ حيث أن R_f هي المقاومة الأمامية للديود.
- عند التصميم يتم اختيار المقاومة R أكبر بكثير من $R_S + R_f$ وبالتالي تؤول المعادلة إلى: $v_0 \cong V(1) + V_\gamma$
- نلاحظ أن جهد الخرج يتجاوز قيمة المستوى السالب $V(1)$ بالمقدار V_γ وهو تقريباً $0.6V$ للسيلكون و $0.2V$ للجرمانيوم.
- من أجل مثالية التصميم سوف نفترض أن $R \gg R_S$ وأن الديود المستخدم مثالي أي أن $R_f = 0, V_\gamma = 0$
- عندها فقط $v_0 = V(1)$ يمكن التعبير رياضياً كما يلي $A=1, B=C=...=N=0 \rightarrow Y=1$
- يمكن تعديل الدارة السابقة لتصبح ذات منطق موجب وذلك بعكس الديودات الموجودة في الدارة ويكون جهد الخرج في هذه الحالة مساوياً لمستوى الجهد الأكثر إيجابية $V(1)$.



البوابات المنطقية - بوابة AND



- تمتلك بوابة AND مدخلين أو أكثر ومخرج واحد
- يأخذ المخرج في هذه البوابة قيمة الواحد المنطقي إذا طبق على جميع المداخل واحد منطقي
- يرمز لدارة AND في الدارات المنطقية بالرمز المبين جانباً
- تقرأ العلاقة الرياضية المعبرة عن هذه البوابة بالشكل التالي:



$$Y = A \text{ and } B \text{and } N$$

- يبين الجدول التالي جدول الحقيقة لهذه الدارة

الدخل		المخرج
A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

البوابات المنطقية - بوابة AND


دارات البوابات المنطقية: في هذه الدارات أن المتصل عبارة عن ثنائي مثالي (يتبع التقريب الأول)، أي إنه عبارة عن مفتاح (قطع - وصل) (*on-off*).



(A)	(B)	D_1	D_2	Out V_o
0	0	on	On	0 logic = 0 volt
0	1	on	Off	0
1	0	off	On	0
1	1	off	Off	1 logic = 10v


بوابة المنطق الايجابي AND.

لكل من المنطق الموجب والسالب



منطق موجب

البوابات المنطقية – بوابة AND




منطق سالب

الدارة الالكترونية لبوابة
AND التي تستخدم الديود

- كي نفهم عمل الدارة ذات المنطق السالب نفترض أن مقاومة المنبع R_S مهملة وكذلك مقاومة الديود الأمامية.
- إذا كان أحد المداخل في حالة الصفر المنطقي $V(0)$ فإن الديود الموصل إلى هذا المدخل سيفتح موصلاً بذلك الخرج إلى الدخل مما يجعل $Y=0$.
- إذا كانت جميع المداخل في الحالة المنطقية (1) أي $V(1)$ فإن جميع الديودات تكون مستقطبة عكسياً مما يجعل $V(0) = Y_0$ ، $Y=1$ ،
- إذا لدارة تقوم بعمل دارة AND وتحقق جدول الحقيقة التابع لها.
- يمكن تصميم دارة AND ذات منطق موجب بشكل مشابه للدارة الأولى وذلك بعكس الديودات في هذه الدارة كما هو مبين في الشكل السابق.

البوابات المنطقية – بوابة NOT

- تمتلك بوابة النفي مدخلاً وحيداً وخرجاً وحيداً يأخذ الخرج قيمة (1) عندما يكون الدخل (0) والعكس صحيح



$$Y = \bar{A}$$

- تصمم دائرة النفي عادة باستخدام الترانزستور الذي يجب أن يعمل إما في حالة الإشباع أو في حالة القطع

- يجب أن يراعى عند التصميم المحددات الثلاثة التالية:

- جهد الانحياز العكسي للباعث القاعدة V_{BE} يجب ألا يتجاوز جهد الانحياز V_{BE0} المحدد من الصانع.


- ربح التيار المستمر h_{FE} . بما أنه يتناقص مع تناقص درجة الحرارة يجب أثناء التصميم اعتبار درجة الحرارة الأصغرية المتوقعة بحيث يبقى

الترانزستور في حالة إشباع لذلك فإن المقاومة R_1 تحدد وفقاً لهذا الشرط.

- تيار الإشباع العكسي للمجمع I_{CB0} وبما أنه يتزايد حوالي $7\%/^{\circ}C$ ويتضاعف كل (10°) فإننا لا نستطيع إهمال تأثيره عند درجات الحرارة العالية.

في حالة القطع يكون تيار الباعث مساوياً صفراً وتيار القاعدة هو I_{CB0} .

البوابات المنطقية – بوابة NOT



• لنحسب قيمة I_{CB0} التي تقود الترانزستور إلى حالة القطع.

• إذا كان الجهد V_{BE} في حالة القطع فإن: $I_1 = \frac{0.2}{15} = 0.0133 \text{ mA}$

ويكون هبوط الجهد عبر المقاومة R_2 هو: $100 I_2 = 12 \text{ V}$ إذا: $I_2 = 0.12 \text{ mA}$

عندها يكون: $I_{CB0} = I_2 - I_1 = 0.01 \text{ mA}$

إن درجة الحرارة الأعظمية التي توافق $I_{CB0} = 0.01 \text{ mA}$ هي درجة الحرارة الأعظمية التي يبقى عندها الترانزستور في حالة القطع وبالتالي يعمل كعاكس.

• تمثل الدارة الترانزستورية المبينة تمثل دارة نفي ذات منطق موجب وله حالة (0) عندما $V_{CEsat} = 0.2 \text{ V}$ وحالة (1) هي $V(1) = 12$

• إذا كان الدخل منخفض فإن البارامترات يجب أن تختار بحيث يكون الترانزستور بحالة قطع أي: $v_O = V_{cc} = V(1)$

• عندما يكون الدخل عالياً فإن البارامترات تختار بحيث يكون الترانزستور بحالة إشباع: $v_O = V_{CE(sat)} = V(0)$

البوابات المنطقية – بوابة NOT

الحل: لنفترض الآن أن جهد الدخل هو $v_i = V(1) = 12\text{ V}$ ولنرى هل الترانزستور في حالة إشباع؟

$$I_1 = \frac{V(1) - V_{BE}}{R_1} = \frac{12 - 0.8}{15} = 0.747\text{ mA}$$

$$I_2 = \frac{V_{BE} - V_R}{R_2} = \frac{0.8 - (-12)}{100} = 0.128\text{ mA}$$

$$I_B = I_1 - I_2 = 0.747 - 0.128 = 0.619\text{ mA}$$

نحسب الآن تيار القاعدة الأصغري المطلوب كي يكون الترانزستور في حالة إشباع مع ملاحظة أنه يجب أن يكون أصغر من التيار I_B الذي حصلنا عليه سابقاً

من أجل ذلك نختار قيمة المقاومة R_C التي تعطي قيمة للتيار أصغر من 0.619 mA ولتكن 2.2 kΩ

$$I_C = \frac{V_{CC} - V_{CEsat}}{R_C} = \frac{12 - 0.2}{2.2} = 5.364\text{ mA}$$

$$I_{B(\min)} = \frac{I_C}{h_{FE}} = 0.179\text{ mA}$$

وهي قيمة أصغر من قيمة 0.619 mA وبالتالي نستنتج أن الترانزستور في حالة إشباع أي $v_O = V(0) = 0.2\text{ V}$

مثال تصميمي: صمم دائرة ترانزستورية تقوم بعمل دائرة نفي NOT إذا علمت أن الترانزستور سيلكوني

$$V_{BE(sat)} = 0.8\text{ V} ; V_{CE(sat)} = 0.2\text{ V}, h_{FE} = 30$$

$$V(1) = 12\text{ V} \quad V(0) = 0.2\text{ V}$$

الحل: نصمم الدارة في حالة $v_i = V(0) = 0.2\text{ V}$

نحسب جهد القاعدة V_B للدائرة المفتوحة والذي يجب أن يكون أصغر من 0.2 V وفق القانون:

$$V_B = V_R \frac{R_1}{R_1 + R_2} + v_i \frac{R_2}{R_1 + R_2}$$

يتم اختيار المقاومات R_1, R_2 بحيث يكون الجهد $V_B > 0.2\text{ V}$ ولنفترض أن $R_1 = 15\text{ K}\Omega$

$$V_B = -12 \frac{15}{15 + R_2} + 0.2 \frac{R_2}{15 + R_2} < 0.2$$


$$V_B = \frac{-180 + 0.2 R_2}{15 + R_2} < 0.2$$

نختار قيمة R_2 بحيث تتحقق المتراجحة السابقة ولتكن 100 kΩ عندها نجد $V_B = -1.391\text{ V}$

وهي أقل من $V(0)$ وبالتالي فإن الترانزستور في حالة قطع ومنه $v_O = V_{CC} = 12\text{ V} = V(1)$

Digital elements

العناصر الرقمية




$$Y = \overline{AB}$$

Input		Output
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

البوابات المنطقية – بوابة NAND

- يمكن تنفيذ دائرة الـ NAND الكترونياً بإضافة دائرة نفي NOT لدائرة AND المدروسة سابقاً
- يوضح الشكل جانباً المخطط الصندوقي لدائرة الـ NAND بالإضافة إلى جدول الحقيقة التابع لها.
- يظهر الشكل دائرة NAND منفذة باستخدام تقنية (DTL).



- توضع المكثفة C_1 على طرفي R_1 لمنع تأثير الحالات العابرة اللحظية لدائرة النفي على دائرة AND والتي تحدث انتقال جهد القاعدة بين الحالات المنطقية.
- لا يمكن للترانزستور أن يخرج من حالة الإشباع حتى تزال الشحنة المخزنة في المكثف عن قاعدة الترانزستور
- إن الفترة الزمنية اللازمة لإزالة شحنة الإشباع هذه تعرف عادة بزمان التخزين t_s .

البوابات المنطقية – بوابات DTL المعدلة

- إن معظم البوابات المنطقية تصنع كدارات تكاملية IC شريطة ألا تكون قيم المقاومات أكبر من $30\text{ K}\Omega$ والمكثفات أكبر من 100PF

وذلك لأن هذه القيم تجعل الدارة المتكاملة ضخمة وغير اقتصادية.


- إن كلفة الترانزستورات والديودات منخفضة لذلك عدلت

الدارات المنطقية بحيث يمكن الاستغناء عن المكثفات في

الدارات المتكاملة مما يخفض الاستطاعة المستهلكة ويقلل

زمن الانتشار (الاستجابة).

- إن دارة الـ NAND المقدمة سابقاً قد عدلت لتأخذ الشكل المبين جانبا:




بوابة NAND المعدلة

Digital elements

العناصر الرقمية

البوابات المنطقية – بوابة NAND الترانزستورية



تتم مناقشة هذا الجدول بحالاته الأربع، كما رأينا في المناقشة السابقة، مع الانتباه إلى أن جهد الخرج مأخوذ على مجمع الترانزستور Q_1 وبالتالي يمكن ملاحظة أن الخرج مساوي دائماً لقيمة 5 v أو 1 logic عندما يكون أحد الترانزستورين أو كلاهما في حالة *off*.

الحالة الرابعة: عندما يكون $Q_1 = Q_2 = on$ ، يقصر الخرج إلى الأرضي نتيجة عمل الترانزستورين في منطقة الإشباع. هذا يؤدي إلى أن $v_{out} = 0 \text{ volt} = 0 \text{ logic}$.


N	Input (A)	Input (B)	T_1	T_2	Output V_o
1	0 logic	0 logic	Off	Off	1
2	0	1	Off	On	1
3	1	0	On	Off	1
4	1	1	On	On	0 logic = 0 v

الجدول التالي يلخص عمل الدارة:

Digital elements

العناصر الرقمية

البوابات المنطقية – بوابة NOR



Input		Output
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

• بإضافة دائرة نفي NOT بعد دائرة OR نحصل على دائرة NOR (بوابة NOR)

• ننفذ دائرة NOR ذات منطق موجب بطريقة ربط تسلسلي لبوابة OR ديودية

كمرحلة أولى وعاكس ترانزستوري كمرحلة ثانية

• يجب ملاحظة أن: ١- بوابة NAND بمدخل واحد تعمل كدائرة NOT..

٢- وأن دائرة NAND مكونة من دائرة NOT ودائرة AND لهذا السبب يمكن أن نعمم

بأن تكرار استخدام دائرة NAND فقط يمكن أن نحقق أية عملية منطقية نريد،


وبنفس الطريقة، يمكن أن ننجز أي عملية منطقية باستخدام متكرر لبوابة

(دائرة) NOR.

== يمكن بناء دائرة هذه البوابة من العلاقة المبينة على الشكل فهي تحتاج لبوابة OR و بوابة NOT.

الوصل التسلسلي للمضخمات

يمكن وصل عدد من المضخمات على التسلسل من اجل الحصول على مميزات إضافية جديدة.



-- خرج إحدى المضخمات يكون دخلاً للمضخم التالي.

-- الربح الكلي للوصل التسلسلي يساوي إلى جداء ربح المراحل الجزئية أي:

$$A_{veq} = A_{v1} \cdot A_{v2} \cdot A_{v3} \dots A_{vn}$$

-- بالنسبة لدارة التغذية في كل مرحلة تكون مفصولة عن المرحلتين السابقتين واللاحقة عن طريق مكثف مقارن.

-- حسابات التغذية المستمرة لكل مرحلة تكون مستقلة عن التسلسل.

-- حسابات التغذية المتناوبة للربح والممانعات أيضاً مستقل في كل مرحلة.

Cascaded Ampli

وصل المضخمات

الوصل متعدد المراحل للمضخمات (Multi-stage amplifier)

-- يستخدم المضخم الترانزستوري ببناء عدة مراحل من أجل الحصول على مستويات تضخيم عالية بمردود جيد جدا.

-- هناك عدة أنواع من المضخمات متعددة المراحل وسندرس منها:

١ - مضخم دارلغتون والتي درست سابقا.

٢ - المضخم المقترن للتيار المتناوب (Ac-coupled amplifiers): هناك مكثفات تفصل بين المراحل المتعددة التي تشكل المضخم.

٣ - المضخمات ذات الاقتران المباشر أو مضخمات ال DC (Direct-coupled or dc-coupled amplifiers): والتي تقوم بتضخيم الاشارات ذات

الترددات المنخفضة جدا واشارات ال DC.

٤ - المضخم التفاضلي (Differential amplifier): وهو الأهم من المضخمات السابقة والمشكل من ترانزستورين متناظرين تماما. ويمثل هذا المضخم

العنصر الاساس في تصميم دائرة مكبر العمليات ويعتبر اساس في بناء الدارات التشابيهية.

Darlington Connection

مثال عن الوصل التسلسلي، وصلة دارلنغتون


-- أبسط وصلة تسلسلية للترانزستورات بحيث يوصل باعث الترانزستور الأول إلى قاعدة الثاني ويطبق الدخل على قاعدة Q_1 ويؤخذ الخرج على مجمع أوباعث Q_2 .

ملاحظات:

١- هذه الدارة تقدم ربح تيار عال جدا ويساوي إلى جداء ربح التيار

$$\beta_D = \beta_1 \beta_2 \quad \text{للمرحلة الأولى والثانية أي:}$$

٢- فيزيائيا هذه الدارة تقدم ممانعة دخل عالية جدا.



DC Bias of Darlington Circuits

Base current:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta_D R_E}$$

Emitter voltage:


$$V_E = I_E R_E$$

Emitter current:

$$I_E = (\beta_D + 1) I_B \cong \beta_D I_B$$

Base voltage:

$$V_B = V_E + V_{BE}$$




Cascaded Ampli

وصل المضخمات

The Darlington Amplifier مكبر دارلينغتون

- من أجل تحسين أداء الدارات وخواصها الدخلى / الخرج قد يكون استخدام ترانزستور وحيد في الدارة غير فعال بشكل كافٍ لذلك تم اقتراح استخدام ترانزستورين موصولين بطريقة دارلينغتون كما هو مبين في الشكل جانباً
- تتألف هذه التوصيلة من ترانزستورين مترابطين بشكل مباشر حيث يربط خرج الترانزستور الأول (الباعث E1) مع دخل الثاني (القاعدة B2) أما المجمعان فهما مترابطان معاً وبالنتيجة أصبح للترانزستورين ثلاثة مسارات خارجية ويمكن معاملتهما كترانزستور واحد
- عند عمل الدارة بنمط مجمع مشترك نلاحظ أن مقاومة حمل الباعث للترانزستور الأول Q1 تشكل مقاومة دخل للترانزستور Q2 أي مكبر دارلينغتون بتشكيل مجمع مشترك يتألف من مرحلي تكبير
- تمتلك الدارة الكلية مقاومة دخل عالية جداً ومقاومة خرج منخفضة جداً




Cascaded Ampli

وصل المضخمات

Three-stage ac-coupled amplifier

المضخم المقترن ac ثلاثي المراحل




Cascaded Ampli

وصل المضخمات



dc Equivalent circuit for the three-stage ac coupled amplifier

الدائرة المكافئة dc للمضخم المقترن ac ثلاثي المراحل



Cascaded Ampli

Ac Equivalent circuit for the three-stage ac coupled amplifier



وصل المضخمات

الدارة المكافئة ac للمضخم المقترن ثلاثي المراحل

الدارة المكافئة ac المختصرة للمضخم المقترن ثلاثي المراحل

$$A_v = \frac{v_o}{v_i} = \left(\frac{v_o}{v_3} \right) \left(\frac{v_3}{v_2} \right) \left(\frac{v_2}{v_1} \right) \left(\frac{v_1}{v_s} \right) = A_{v3} A_{v2} A_{v1} \left(\frac{v_1}{v_i} \right)$$

Cascaded Ampli

وصل المضخمات

الدائرة المكافئة ac المختصرة للمضخم المقترن ثلاثي المراحل

$$A_v = \frac{v_o}{v_i} = \left(\frac{v_o}{v_3} \right) \left(\frac{v_3}{v_2} \right) \left(\frac{v_2}{v_1} \right) \left(\frac{v_1}{v_i} \right) = A_{v3} A_{v2} A_{v1} \left(\frac{v_1}{v_i} \right)$$

$$A_{v3} = \frac{v_o}{v_3} = \frac{(\beta_{o3} + 1) R_{L3}}{r_{\pi 3} + (\beta_{o3} + 1) R_{L3}}$$

$$A_{v2} = \frac{v_3}{v_2} = -g_{m2} R_{L2}$$

$$A_{v1} = \frac{v_2}{v_1} = -g_{m1} R_{L1}$$

$$\frac{v_1}{v_i} = \frac{R_{in}}{R_I + R_{in}}$$


$$A_v = A_{v3} A_{v2} A_{v1} \frac{R_{in}}{R_I + R_{in}} = (0.95)(-222)(-4.78) \left(\frac{1 \text{ M}\Omega}{10 \text{ k}\Omega + 1 \text{ M}\Omega} \right) = +998$$

Cascaded Ampli

وصل المضخمات

-- الدارة المكافئة ac للمضخم المقترن بوصلة الباعث المشترك لـ N مرحلة، وذلك لتحقيق أعلى ربح ممكن.

-- يتم حساب قيمة التضخيم النهائي عن طريق جداء ربح كل المضخمات المفردة



$$A_v = \frac{V_1}{V_i} \frac{V_2}{V_1} \dots \frac{V_o}{V_{n-1}} = A_{v1} A_{v2} \dots A_{vn}$$

الدارة المكافئة ac للمضخم المقترن


بوصلة الباعث المشترك لـ 3 مرحلة

-- قيمة تيار المجمع لـ Q_3 : $i_{c3} = \beta_{o3} i_{b3} = \beta_{o3} i_{c2} = \beta_{o3} \beta_{o2} I_{b1} \Rightarrow i_{c3} = \beta_{o3} \beta_{o2} g_{m1} v_i$

-- قيمة جهد الخرج على R_L : $V_o = R_L i_{c3} \Rightarrow V_o = -\beta_{o3} \beta_{o2} g_{m1} R_L v_i$

-- قيمة التضخيم الكلي للوصل التسلسلي:

$$A_{v3} = \frac{V_o}{V_i} = -\beta_{o3} \beta_{o2} g_{m1} R_L = -\frac{g_{m1}}{g_{m3}} \beta_{o3} \beta_{o2} (g_{m3} R_L)$$



Direct-Coupled Amplifiers

المضخم المقترن بشكل مباشر


ملاحظات:

- مكثفات الاقتران الموجودة بين المضخمات تحدد من تضخيم الاشارات ذات الترددات المنخفضة جدا وتمنع تضخيم الاشارة المستمرة . (علل ذلك)
- إذا لتحقيق مضخمات بربح جيد لكل من الإشارة المستمرة وللإشارات ذات الترددات المنخفضة جدا يجب حذف مكثفات الربط بين المراحل المختلفة للوصل التسلسلي للمضخمات وهي (C_1, C_3, C_5 & C_6) الموجودة برسمه المضخم المقترن المتناوب ثلاثي المراحل .
- يتم كذلك في المضخم ذو الاقتران المباشر، الاستغناء عن مقاومات التحييز (ثفنين) لكل مرحلة مما يقلل من تكلفة هذه المضخمات.
- أما كل من المكثفتين (C_2 & C_4) فهي تؤثر على استجابة المضخم عند الترددات المنخفضة بحيث يملك المضخم استجابة تمرير عالية ولكن ذلك لا يمنع اطلاقا تضخيم الاشارات المستمرة والاشارات ذات الترددات المنخفضة، وهي تعمل على الاستقرار الحراري للدارة.

Cascaded Ampli

Direct-Coupled Amplifiers


Three-stage ac-coupled amplifier.



وصل المضخمات


المضخم المقترن بشكل مباشر

A direct-coupled version of the three-stage amplifier



Cascaded Ampli

Direct-Coupled Amplifiers



الدارة المكافئة المتناوبة والتي تحقق التحليل المتناوب للإشارات الصغيرة

وصل المضخمات

المضخم المقترن بشكل مباشر

Direct-Coupled Amplifiers - DC Analysis

التحليل المستمر لمضخم الوصل المباشر مع وجود كل من مقاومتي المنبع R_i والحمل R_L

