



جامعة المنارة الخاصة
كلية الهندسة
هندسة ميكاترونك

المعالجات الصغيرة ولغة التجميع
المحاضرة الرابعة

مدرس المقرر
د. بسام حسن

2025_2026



مفردات من المحاضرة الرابعة :

- تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة
- أنماط العنونة في MIPS



- All MIPS instructions are 32 bits long
- Basic Instruction Formats
 - R-Type (Registers)
 - I-Type (Immediate and data transfer instructions)
 - J-Type
- Each format is assigned a distinct set of values in the first field (op or opcode)
 - The hardware knows how to treat the last half of the instruction


■ Machine language: binary representation of instructions

- All instructions are encoded in 4 bytes --- 32 bits





R-Type



R-Type

■ Register-type, 3 register operands:

- **rs, rt:** source registers
- **rd:** destination register

■ Other fields:

- **op:** the operation code or opcode (0 for R-type instructions)
- **funct:** the function together, the opcode and function tell the computer what operation to perform
- **shamt:** the shift amount for shift instructions, otherwise it's 0



R-Type-Example 1




نريد تحويل التعليمة `add $s0,$s3,$t0` إلى لغة الآلة:
سنحتاج الى الجداول التالية

| NAME | NUMBER | USE | PRESERVED ACROSS A CALL? |
|-----------|--------|---|--------------------------|
| Szero | 0 | The Constant Value 0 | N.A. |
| \$at | 1 | Assembler Temporary | No |
| \$v0-\$v1 | 2-3 | Values for Function Results and Expression Evaluation | No |
| \$a0-\$a3 | 4-7 | Arguments | No |
| \$t0-\$t7 | 8-15 | Temporaries | No |
| \$s0-\$s7 | 16-23 | Saved Temporaries | Yes |
| \$t8-\$t9 | 24-25 | Temporaries | No |
| \$k0-\$k1 | 26-27 | Reserved for OS Kernel | No |
| \$gp | 28 | Global Pointer | Yes |
| \$sp | 29 | Stack Pointer | Yes |
| \$fp | 30 | Frame Pointer | Yes |
| \$ra | 31 | Return Address | Yes |

ارقام المسجلات

ارقام المسجلات




| CORE INSTRUCTION SET | | | | OPCODE / FUNCT |
|----------------------|---------|------------------------------|-------|-----------------------|
| NAME, MNEMONIC | FOR-MAT | OPERATION (in Verilog) | | (Hex) |
| Add | add | R R[rd] = R[rs] + R[rt] | (1) | 0 / 20 _{hex} |
| Add Immediate | addi | I R[rt] = R[rs] + SignExtImm | (1,2) | 8 _{hex} |
| Add Imm. Unsigned | addiu | I R[rt] = R[rs] + SignExtImm | (2) | 9 _{hex} |



R-Type-Example 1

add \$s0, \$s3, \$t0



نريد تحويل التعليمات
إلى لغة الآلة: `add $s0,$s3,$t0`

| | | | | | |
|----------|-------|------|-------|---------|------------|
| Opcode=0 | rs=19 | rt=8 | rd=16 | shamt=0 | funct=0x20 |
|----------|-------|------|-------|---------|------------|

| | | | | | |
|-------|-------|-------|-------|-------|-------|
| 6 bit | 5 bit | 5 bit | 5 bit | 5 bit | 6 bit |
| 0x0 | 0x13 | 0x8 | 0x10 | 0x0 | 0x20 |

| | | | | | |
|--------|-------|-------|-------|-------|--------|
| 6 bit | 5 bit | 5 bit | 5 bit | 5 bit | 6 bit |
| 000000 | 10011 | 01000 | 10000 | 00000 | 100000 |

$(0000\ 0010\ 0110\ 1000\ 1000\ 0000\ 0010\ 0000)_2 = 0x02688020$



R-Type-Example 2

or \$s6, \$t3, \$s0

| | | | | | |
|----------|-------|-------|-------|---------|------------|
| Opcode=0 | rs=11 | rt=16 | rd=22 | shamt=0 | funct=0x20 |
|----------|-------|-------|-------|---------|------------|

| | | | | | |
|-------|-------|-------|-------|-------|-------|
| 6 bit | 5 bit | 5 bit | 5 bit | 5 bit | 6 bit |
| 0x0 | 0x0b | 0x10 | 0x16 | 0x0 | 0x25 |

| | | | | | |
|--------|-------|-------|-------|-------|--------|
| 6 bit | 5 bit | 5 bit | 5 bit | 5 bit | 6 bit |
| 000000 | 01011 | 10000 | 10110 | 00000 | 100101 |

| | | | | | | | |
|-------------------|------|------|------|------|------|------|------|
| 0000 | 0001 | 0111 | 0000 | 1011 | 0000 | 0010 | 0101 |
| 0x0 1 7 0 b 0 2 5 | | | | | | | |






R-Type-Example 3



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

`sll $s3, $s3, 3` (`sll rd, rt, shamt`)



I-Type



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة



- The meaning of each name of I-Type fields
 - op: Basic operation of the instruction
 - rs: Role depends on the instruction
 - Example: in a load word instructions, rs holds the base address
 - rt: Role depends on the instruction
 - Example: in a load word instruction: rt specifies the destination register, which receives the result of the load
 - Constant/Address (Immediate!)
 - Limited to $\pm 2^{15}$
 - There is a special interpretation for conditional jump instructions



I-Type-Example-1



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

andi \$s6, \$s7, 15 (andi rt, rs ,imm)

| | | | |
|-------------------|-------------------|-------------------|-------------------------|
| Opcode=0xc | rs=23=0x17 | rt=22=0x16 | Immediate=15=0xf |
|-------------------|-------------------|-------------------|-------------------------|

| | | | |
|---------------|--------------|--------------|---------------------------|
| 6 bit | 5 bit | 5 bit | 16 bit |
| 001100 | 10111 | 10110 | 000000000000001111 |

| |
|--|
| 0011 0010 1111 0110 0000 0000 0000 1111 |
| 0x 3 2 f 6 0 0 0 f |



I-Type-Example-2




تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

Lw \$t0, 0 (\$t1)



| | | | |
|-------------|------|------|-------------|
| Opcode=0x23 | rs=9 | rt=8 | Immediate=0 |
|-------------|------|------|-------------|




| | | | |
|--------|-------|-------|------------------|
| 6 bit | 5 bit | 5 bit | 16 bit |
| 100011 | 01001 | 01000 | 0000000000000000 |

Lw \$t0,0(\$t1) \equiv (1000 1101 0010 1000 0000 0000 0000 0000)_b = 0x8d280000


sw \$t1, 4(\$s1) (sw rt, address)



| | | | |
|-------------|------------|----------|-----------------|
| Opcode=0x2b | rs=17=0x11 | rt=9=0x9 | Immediate=4=0x4 |
|-------------|------------|----------|-----------------|



| | | | |
|--------|-------|-------|------------------|
| 6 bit | 5 bit | 5 bit | 16 bit |
| 101011 | 10001 | 01001 | 0000000000000100 |



1010 1110 0010 1001 0000 0000 0000 0100
0x a e 2 9 0 0 0 4



I-Type-Example-3






تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

نريد تحويل التعليمة **beq** إلى لغة الآلة:

```
ori $s6,$s6,4
ori $s3,$s3,3
beq $s3,$s6, hh
andi $s6,$s7,15
sw $t1,4($s1)
hh: add $s0,$s6,$
ori $s1,$s1,5
```

التعليمات التي سيتم تجاوزها في حال تحقق الشرط = 2

beq \$s3, \$s6, hh



I-Type-Example-4



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

نريد تحويل التعليمة **beq** إلى لغة الآلة (لاحظ الفرق مع الحالة السابقة):

```
ori $s6,$s6,4  
hh:  
ori $s3,$s3,3  
andi $s6,$s7,15  
andi $s6,$s6,1  
andi $s0,$s6,2  
lui $s2,0x2222  
beq $s3,$s6, hh  
andi $v0,$0,5
```

التعليمات التي سيتم تجاوزها في حال تحقق الشرط = 4



الخطوات

- نعد التعليمات التي سيتم تجاوزها في حال تحقق الشرط (وهي هنا 4 تعليمات)
 - نضيف 2 إلى عدد التعليمات (أي $4+2=6$)
 - نأخذ المتمم الثنائي للعدد الناتج (نبدل الأصفار بواحدات ثم نجمع 1 للناتج النهائي)
- $4+2 = 6 \equiv 0000\ 0000\ 0000\ 0000\ 0110$
المتمم الثنائي هو :

$$\text{Immediate} = 1111\ 1111\ 1111\ 1111\ 1001 + 1 = 1111\ 1111\ 1111\ 1111\ 1010 = 0xffffa$$



I-Type-Example-5



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

MIPS instruction

```
addi $21, $22, -50
```

Field representation in decimal:

| | | | |
|---|----|----|-----|
| 8 | 22 | 21 | -50 |
|---|----|----|-----|

Field representation in binary:

| | | | |
|--------|-------|-------|------------------|
| 001000 | 10110 | 10101 | 1111111111001110 |
|--------|-------|-------|------------------|

Hexadecimal representation of instruction:


2 2 D 5 F F C E₁₆



J-Type



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة



- J-Type is used only for
 - Jump instruction j (opcode = 2)
 - Jump and Link instruction jal (opcode = 3)
- Address field is 26 bit wide
 - Address space = 2^{26}
 - MIPS interprets this space as word address
 - i.e. the address space is 2^{28} byte address
- The upper 4 bits of the program counter are not affected by the jump!



J-Type-Example(1/2)



تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

نريد تحويل التعليمات **jk** إلى لغة الآلة:

or \$s6,\$t3,\$s0

sll \$s3,\$s3,3


jk

andi \$s6,\$s7,15

sw \$t1,4(\$s1)

kk: add \$s0,\$s6,\$t0

ori \$s1,\$s1,!



- قيمة opcode=2 hex
- أما قيمة address المؤلفة من 26bit فتمثل العنوان الذي سيتم القفز إليه (وذلك بعد أن نقوم بتحويل قيمة العنوان إلى قيمة جديدة تمثل ترتيب التعليمات التي سيتم القفز إليها ضمن الكود)
- يتم الحصول على ترتيب التعليمات ضمن الذاكرة من خلال تقسيم عنوانها على 4 (كون كل تعليمة حجمها 4byte)
- ولكن عنوان التعليمات في أغلب الأحيان يكون ذو قيمة ست عشرية (مثلا 0x0040003c) وبالتالي كيف سنقوم بعملية تقسيم؟؟؟
- يتم ذلك من خلال إجراء عملية إزاحة للعنوان بمقدار 2 لليمين
- أي نحول العنوان إلى نظام العد الثنائي ثم نجري عملية إزاحة إلى اليمين بمقدار 2 ثم نحول الناتج إلى النظام الست عشري من جديد (عملية الإزاحة إلى اليمين بمقدار 2 تكافئ التقسيم على 4 في نظام العد العشري)



J-Type-Example(2/2)




تحويل تعليمات لغة MIPS إلى تعليمات الآلة الموافقة

تم تحديد عناوين
التعليمات في ذاكرة
التعليمات

لاحظ

ان عنوان الافة kk هو 0x00400014 وبإجراء عملية اذاحة لهذا العنوان نحو اليمين بمقدار 2bit (بعد تحويله إلى الثنائي) يصبح 0x00100005

| | |
|------------|-------------------------------|
| 0x00400000 | or \$s6,\$t3,\$s0 |
| 0x00400004 | sll \$s3,\$s3,3 |
| 0x00400008 | j kk |
| 0x0040000c | andi \$s6,\$s7,15 |
| 0x00400010 | sw \$t1,4(\$s1) |
| 0x00400014 | kk: add \$s0,\$s6,\$t0 |
| 0x00400018 | ori \$s1,\$s1,5 |




- Addressing Mode: how operands are identified
- MIPS supports 5 addressing modes
 - Immediate addressing
 - Register addressing
 - Base or displacement addressing (Data in Memory)
 - PC-relative addressing (Instructions in Memory)
 - Pseudodirect addressing (Instructions in Memory)




MIPS Addressing Modes(2/8)

- Immediate addressing
 - The operand is a constant (16 bit) within the instruction itself



MIPS:
addi, andi, ori, xori, slti




16 bit two's-complement number:
 $-2^{15} - 1 = -32,769 < \text{value} < +2^{15} = +32,768$




MIPS Addressing Modes(3/8)

- Register addressing: operand is a register




MIPS:
add, sub, and, or, xor, nor, slt, sll, srl

- Example: add \$3, \$4, \$5
- Takes n bits to address 2^n registers



MIPS Addressing Modes(4/8)


- Base addressing (displacement addressing):**
 operand is at the memory location whose address is sum of a register and a constant in the instruction (**lw**, **sw**)



- The address of the operand is the sum of the immediate and the value in a register (rs).
- 16-bit immediate is a two's complement number
- Ex: lw \$15,16(\$12)




Base addressing




MIPS Addressing Modes(6/8)

- **PC-relative addressing**: address is sum of PC and constant in the instruction (**beq**, **bne**)




PC-relative addressing: the value in the immediate field is interpreted as an offset of the next instruction ($PC+4$ of current instruction)

Example: `beq $0,$3,Label`




PC-relative addressing



16 bits

Shifted by 2 and Sign-extended

-----xxxxxxxxxxxxxx00



beq \$0,\$5,Label







أنماط العنونة في MIPS

MIPS Addressing Modes(8/8)

- **Pseudo-direct addressing:** 26-bit of instruction concatenated with upper 4-bits of PC (*j*)



Example: *j* Label1



| | | | | | | | | |
|--------|------|------|------|------|------|------|------|------|
| PC: | 0111 | 0001 | ... | ... | 00 | | | |
| offs: | | 0101 | 0001 | 0100 | 0010 | 1111 | 0101 | 10 |
| shift: | | | | | | | | 00 |
| ADDR: | 0111 | 0101 | 0001 | 0100 | 0010 | 1111 | 0101 | 1000 |



نهاية المحاضرة الرابعة

