تصميم النظم المنطقية باستخدام الدارات المنطقية المبرمجة

بعد متابعة دراسة مبادئ تصميم النظم المنطقية التتابعية والتركيبية التي سبق دراستها في مقرر الدارات المنطقية ودراسة أدوات ووسائل التصميم المتعلقة بذلك. يدرس الطالب تحقيق النظم المنطقية باستخدام لغات توصيف الكيان الصلب مثل VHDL أو Verilog أو System-C لاستخدامها في توصيف الدارات المنطقية التتابعية والتركيبية والدارات المنطقية المبرمجة مسبقاً مثل ذواكر الـ ROM والأجهزة المنطقية القابلة للبرمجة PLD وPLA وPAL ووحدات الـ FPGA. ويختتم الطالب دراسة المقرر بمشروع يرسخ ميزات التصميم وفقاً لتقنيات FPGA وASIC.

powered by Syrian Monster - Web Service Provider - All Rights Reserved 2021